大亚湾中微子实验中RPC电子学前端读出板和读出插件的研制
| 摘要 | 第1-8页 |
| Abstract | 第8-16页 |
| 第一章 引言 | 第16-26页 |
| ·关于中微子 | 第16-19页 |
| ·中微子是什么 | 第16-17页 |
| ·中微子振荡实验 | 第17-19页 |
| ·大亚湾反应堆中微子振荡试验和高速数据采集系统 | 第19-22页 |
| ·大亚湾反应堆中微子振荡实验设计 | 第19-21页 |
| ·大亚湾实验对于精度的要求 | 第21-22页 |
| ·高速数字系统的设计与高集成度芯片的使用 | 第22页 |
| ·本论文章节介绍和特点 | 第22-25页 |
| ·本章小结 | 第25页 |
| 参考文献 | 第25-26页 |
| 第二章 RPC读出电子学系统方案 | 第26-46页 |
| ·大亚湾实验电子学系统整体概述 | 第26-28页 |
| ·RPC读出电子学整体系统方案 | 第28-41页 |
| ·整体方案 | 第28-29页 |
| ·研制的注意事项 | 第29-31页 |
| ·系统方案的确定 | 第31-34页 |
| ·系统各模块的设计方案 | 第34-41页 |
| ·RPC探测器读出电子学原型机小系统的方案 | 第41-43页 |
| ·前端电子学板FEC和VME取数插件的设计概要 | 第43-44页 |
| ·前端电子学板FEC | 第43-44页 |
| ·VME读出插件ROM | 第44页 |
| ·小结 | 第44-45页 |
| 参考文献 | 第45-46页 |
| 第三章 前端读出板FEC功能设计 | 第46-80页 |
| ·FEC的功能 | 第46-51页 |
| ·前端读出板FEC的功能模块设计 | 第51-59页 |
| ·板级电路原理规划设计 | 第51-54页 |
| ·信号甄别电路的设计 | 第54-55页 |
| ·信号甄别电路的设计 | 第55-59页 |
| ·器件选择和PCB设计 | 第59-68页 |
| ·FPGA的选择 | 第59-61页 |
| ·FPGA的远程配置 | 第61-63页 |
| ·LVDS收发芯片的选择 | 第63-66页 |
| ·PCB设计 | 第66-68页 |
| ·FPGA逻辑介绍 | 第68-79页 |
| ·甄别器输出脉冲的展宽 | 第69-70页 |
| ·本地触发判选 | 第70-71页 |
| ·流水线缓冲器 | 第71页 |
| ·流水线缓冲器的初始化 | 第71-72页 |
| ·解决触发信号的晃动问题 | 第72-74页 |
| ·好事例缓冲器 | 第74-76页 |
| ·并串转换和数据发送模块 | 第76页 |
| ·时间标记产生器模块 | 第76-77页 |
| ·命令接收模块 | 第77-78页 |
| ·主控逻辑模块 | 第78-79页 |
| ·小结 | 第79页 |
| 参考文献 | 第79-80页 |
| 第四章 FEC的甄别阈和抗干扰处理 | 第80-97页 |
| ·前端板的甄别阈设置机制 | 第80-87页 |
| ·前端板FEC的甄别阈设置机制原理 | 第81-84页 |
| ·精度的保障 | 第84-85页 |
| ·甄别阈设置FPGA逻辑 | 第85-87页 |
| ·前端板FEC的抗干扰处理 | 第87-95页 |
| ·噪声和干扰的类型 | 第88页 |
| ·噪声和干扰的传播途径 | 第88-89页 |
| ·差模干扰和共模干扰 | 第89页 |
| ·干扰造成的主要错误 | 第89-90页 |
| ·存在的实际干扰源分析 | 第90-92页 |
| ·FEC和整个系统采取的抗干扰措施 | 第92-95页 |
| ·小结 | 第95-96页 |
| 参考文献 | 第96-97页 |
| 第五章 前端板FEC的精度和可靠性测试 | 第97-111页 |
| ·原型机小系统的设计开发 | 第97-100页 |
| ·原型机读出插件ROM-USB | 第98页 |
| ·原型机读出插件的结构 | 第98-100页 |
| ·原型机小系统和前端板FEC的各项测试 | 第100-110页 |
| ·原型机读出插件的自检测试 | 第100-101页 |
| ·地线连接测试 | 第101-103页 |
| ·FEC的自检测试 | 第103页 |
| ·FEC的信号甄别电路测试 | 第103-104页 |
| ·FEC的甄别阈测试 | 第104-106页 |
| ·通道串扰测试 | 第106-107页 |
| ·保护电路测试 | 第107页 |
| ·长时间数据读出测试 | 第107-110页 |
| ·小结 | 第110页 |
| 参考文献 | 第110-111页 |
| 第六章 VME读出插件ROM的设计 | 第111-135页 |
| ·VME数据读出插件的设计原理 | 第111-119页 |
| ·VME数据读出插件主要功能设计 | 第113页 |
| ·硬件方案 | 第113-119页 |
| ·VME接口FPGA逻辑设计 | 第119-129页 |
| ·逻辑模块划分 | 第119-121页 |
| ·VME总线译码及响应模块设计 | 第121-122页 |
| ·CR/CSR模块设计 | 第122-123页 |
| ·命令解释模块设计 | 第123页 |
| ·中断请求模块设计 | 第123-125页 |
| ·CBLT控制模块设计 | 第125-126页 |
| ·FPGA配置模块设计 | 第126-127页 |
| ·在BESⅢ设计的基础上进行的优化和改造 | 第127-129页 |
| ·数据缓冲FPGA逻辑设计 | 第129-132页 |
| ·自检功能在数据缓冲FPGA上的实现 | 第131-132页 |
| ·对FEC的配置功能 | 第132页 |
| ·各种状态的显示和标记 | 第132页 |
| ·大亚湾实验与BESⅢ实验VME读出插件的比较 | 第132-134页 |
| ·小结 | 第134页 |
| 参考文献 | 第134-135页 |
| 第七章 VME读出插件的测试 | 第135-139页 |
| ·功能测试 | 第135-138页 |
| ·CR/CSR功能测试 | 第135页 |
| ·AM地址修饰码测试 | 第135-136页 |
| ·光纤子板初始化测试 | 第136页 |
| ·Full、Error功能测试 | 第136-137页 |
| ·FPGA配置功能测试 | 第137页 |
| ·自检测试 | 第137-138页 |
| ·抗干扰性能测试 | 第138页 |
| ·小结 | 第138页 |
| 参考文献 | 第138-139页 |
| 第八章 展望与总结 | 第139-142页 |
| ·工作总结 | 第139-140页 |
| ·未来工作的展望 | 第140-142页 |
| 致谢 | 第142-143页 |
| 缩写词简表 | 第143-144页 |
| 参考文献总表 | 第144-146页 |
