基于FPGA的H.264视频解码IP核的设计与实现
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-13页 |
| ·研究背景 | 第10页 |
| ·商业产品中H.264的应用现状 | 第10-11页 |
| ·研究目的和意义 | 第11-12页 |
| ·论文的安排 | 第12-13页 |
| 第2章 H.264关键技术分析与系统总体方案设计 | 第13-20页 |
| ·H.264视频编解码标准简介 | 第13-15页 |
| ·H.264的改进技术 | 第13-15页 |
| ·H.264的档次和级 | 第15页 |
| ·H.264解码算法分析 | 第15-16页 |
| ·H.264编码比特流数据结构分析 | 第16-18页 |
| ·H.264的视频格式 | 第16-17页 |
| ·H.264的编码格式 | 第17页 |
| ·H.264句法元素的分层结构 | 第17-18页 |
| ·H.264解码算法总体方案设计 | 第18-19页 |
| ·本章小结 | 第19-20页 |
| 第3章 预处理模块的设计与实现 | 第20-28页 |
| ·宏块头句法元素解析 | 第20-21页 |
| ·指数哥伦布编码原理简介 | 第21-22页 |
| ·预处理模块硬件设计 | 第22-27页 |
| ·预处理模块工作流程图 | 第22-23页 |
| ·预处理模块的硬件结构图 | 第23-27页 |
| ·本章小结 | 第27-28页 |
| 第4章 帧内预测模块的设计与实现 | 第28-37页 |
| ·帧内预测原理 | 第28-31页 |
| ·帧内预测硬件设计 | 第31-34页 |
| ·帧内预测解码流程分析 | 第31页 |
| ·帧内预测解码硬件设计 | 第31-34页 |
| ·综合仿真结果 | 第34-36页 |
| ·本章小结 | 第36-37页 |
| 第5章 熵解码模块的设计与实现 | 第37-48页 |
| ·CAVLC熵解码原理 | 第37-40页 |
| ·CAVLC熵解码硬件电路设计 | 第40-43页 |
| ·查表算法的优化 | 第43-45页 |
| ·综合仿真结果 | 第45-47页 |
| ·本章小结 | 第47-48页 |
| 第6章 变换系数解码模块的设计与实现 | 第48-59页 |
| ·变换系数解码原理 | 第48-49页 |
| ·DCT反变换与反量化算法原理 | 第49-51页 |
| ·变换系数解码硬件设计 | 第51-56页 |
| ·反量化模块硬件设计 | 第51-53页 |
| ·反变换模块硬件设计 | 第53-56页 |
| ·综合设计及仿真结果 | 第56-58页 |
| ·本章小结 | 第58-59页 |
| 第7章 基于SOPC的实际系统验证 | 第59-63页 |
| ·系统验证平台简介 | 第59页 |
| ·系统验证平台的构建 | 第59-61页 |
| ·系统性能分析 | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 结论 | 第63-65页 |
| 参考文献 | 第65-68页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第68-69页 |
| 致谢 | 第69页 |
