致谢 | 第4-5页 |
摘要 | 第5-6页 |
Abstract | 第6页 |
1 绪论 | 第10-17页 |
1.1 课题研究背景 | 第10-14页 |
1.1.1 双向DC/DC变换器的研究现状及其发展情况 | 第10-11页 |
1.1.2 交错并联技术的发展 | 第11-12页 |
1.1.3 磁集成技术的发展 | 第12-13页 |
1.1.4 频率控制技术的研究现状与发展 | 第13页 |
1.1.5 相数控制技术的研究现状与发展 | 第13-14页 |
1.2 论文选题的理论价值和现实的意义 | 第14页 |
1.3 本论文的主要研究内容 | 第14-16页 |
1.4 本章小结 | 第16-17页 |
2 交错并联磁集成BDC的稳态性能分析 | 第17-37页 |
2.1 交错并联磁集成Boost变换器的工作模式 | 第17-21页 |
2.2 CCM和CRM模式的性能分析 | 第21-24页 |
2.2.1 CCM1模式 | 第21-22页 |
2.2.2 CRM1、CRM2模式 | 第22-23页 |
2.2.3 CCM/DCM负载电流的边界条件 | 第23-24页 |
2.3 DCM模式下各参数关系 | 第24-27页 |
2.3.1 DCM1模式下的性能分析 | 第24-25页 |
2.3.2 DCM2模式下的性能分析 | 第25-26页 |
2.3.3 DCM4模式下的性能分析 | 第26-27页 |
2.4 交错并联磁集成BDC的损耗分析 | 第27-32页 |
2.4.1 导通损耗 | 第28-30页 |
2.4.2 开关损耗 | 第30-32页 |
2.5 仿真及实验 | 第32-35页 |
2.6 本章小结 | 第35-37页 |
3 两相“目”字形耦合电感的建模与研究 | 第37-52页 |
3.1 “目”字形耦合电感器的建模 | 第37-44页 |
3.1.1 耦合电感结构 | 第37页 |
3.1.2 电路模型 | 第37-38页 |
3.1.3 基本磁路模型 | 第38-39页 |
3.1.4 电感计算 | 第39-41页 |
3.1.5 改进的磁路模型 | 第41-43页 |
3.1.6 改进磁路模型的电感计算 | 第43-44页 |
3.2 “目”字形耦合电感器的设计 | 第44-45页 |
3.2.1 设计规格 | 第44页 |
3.2.2 自感和漏感计算 | 第44页 |
3.2.3 铁芯尺寸计算 | 第44-45页 |
3.3 仿真验证 | 第45-48页 |
3.3.1 磁件样机制作 | 第45-46页 |
3.3.2 电感值比较 | 第46页 |
3.3.3 铁芯的磁通密度分布 | 第46-47页 |
3.3.4 直流叠加特性比较 | 第47-48页 |
3.3.5 临近扩散磁场 | 第48页 |
3.4 “目”字形耦合电感器的应用 | 第48-51页 |
3.5 本章小结 | 第51-52页 |
4 四相交错并联BDC的控制方案 | 第52-66页 |
4.1 交错并联BDC的相数控制 | 第53-54页 |
4.2 交错并联BDC的频率控制 | 第54-55页 |
4.3 硬件设计 | 第55-59页 |
4.3.1 单片机最小系统设计 | 第56页 |
4.3.2 FPGA控制器设计 | 第56-57页 |
4.3.3 MOSFET驱动电路 | 第57-58页 |
4.3.4 电流检测电路 | 第58-59页 |
4.3.5 电压检测电路 | 第59页 |
4.4 软件设计 | 第59-62页 |
4.4.1 通道数控制流程图 | 第59-60页 |
4.4.2 频率控制流程图 | 第60-61页 |
4.4.3 FPGA控制流程图 | 第61-62页 |
4.5 实验 | 第62-65页 |
4.5.1 相数控制实验 | 第62-63页 |
4.5.2 频率控制实验 | 第63-65页 |
4.6 本章小结 | 第65-66页 |
5 四相交错并联磁集成BDC的控制方案 | 第66-72页 |
5.1 .交错并联磁集成BDC的相数控制 | 第66-68页 |
5.2 交错并联磁集成BDC的频率控制 | 第68-69页 |
5.3 实验 | 第69-71页 |
5.3.1 相数控制实验 | 第69-70页 |
5.3.2 频率控制实验 | 第70页 |
5.3.3 双向DC/DC变换器控制实验 | 第70-71页 |
5.4 本章小结 | 第71-72页 |
结论 | 第72-73页 |
参考文献 | 第73-76页 |
作者简历 | 第76-78页 |
学位论文数据集 | 第78-79页 |