基于双核PowerPC的雷达信号数据处理平台设计
| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 课题背景与研究目的 | 第9页 |
| 1.2 本领域现状 | 第9-11页 |
| 1.3 本文工作 | 第11页 |
| 1.4 论文的组织结构 | 第11-13页 |
| 第二章 系统总体设计方案 | 第13-26页 |
| 2.1 系统需求分析 | 第13-14页 |
| 2.2 核心芯片选型 | 第14-22页 |
| 2.2.1 PowerPC芯片选型 | 第14-17页 |
| 2.2.2 FPGA芯片选型 | 第17-20页 |
| 2.2.3 PCIExpress交换芯片选型 | 第20-21页 |
| 2.2.4 SRIO交换芯片选型 | 第21-22页 |
| 2.2.5 千兆以太网交换芯片选型 | 第22页 |
| 2.3 VPX标准总线平台 | 第22-23页 |
| 2.4 信号数据处理平台的方案设计 | 第23-25页 |
| 2.5 本章小结 | 第25-26页 |
| 第三章 信号数据处理平台的硬件设计 | 第26-43页 |
| 3.1 电源及电源管理设计 | 第26-36页 |
| 3.1.1 平台功耗分析 | 第26-29页 |
| 3.1.2 平台电源及电源管理设计 | 第29-33页 |
| 3.1.3 平台电源管理及上电时序设计 | 第33-36页 |
| 3.2 平台时钟模块设计 | 第36-39页 |
| 3.2.1 平台时钟需求分析 | 第36-37页 |
| 3.2.2 时钟芯片选型及介绍 | 第37-38页 |
| 3.2.3 时钟电路设计 | 第38-39页 |
| 3.3 核心芯片的外围电路设计 | 第39-42页 |
| 3.3.1 FPGA的加载配置设计 | 第40页 |
| 3.3.2 PowerPC的扩展存储器设计 | 第40-42页 |
| 3.4 本章小结 | 第42-43页 |
| 第四章 高速数据传输及交换模块的设计与实现 | 第43-59页 |
| 4.1 PCIe传输及交换模块设计与实现 | 第43-49页 |
| 4.1.1 基于FPGA的PCIe模块 | 第44-45页 |
| 4.1.2 基于PowerPC的PCIe模块 | 第45-46页 |
| 4.1.3 基于PEX8648的PCIe模块 | 第46-47页 |
| 4.1.4 处理平台PCIe交换的设计与实现 | 第47-49页 |
| 4.2 SRIO传输及交换模块设计与实现 | 第49-54页 |
| 4.2.1 基于PowerPC的SRIO模块 | 第50-51页 |
| 4.2.2 基于TSI578的SRIO模块 | 第51-52页 |
| 4.2.3 平台SRIO交换的设计与实现 | 第52-54页 |
| 4.3 千兆以太网传输及交换模块设计与实现 | 第54-57页 |
| 4.3.1 基于PowerPC的千兆以太网模块 | 第54-56页 |
| 4.3.2 基于BCM5396的千兆以太网模块 | 第56页 |
| 4.3.3 平台千兆以太网交换的设计与实现 | 第56-57页 |
| 4.4 本章小结 | 第57-59页 |
| 第五章 操作系统移植及函数库应用 | 第59-70页 |
| 5.1 BSP的开发 | 第60-66页 |
| 5.1.1 BPS的设计 | 第60-66页 |
| 5.2 VxWorks映像的编译和下载 | 第66-68页 |
| 5.3 函数库应用 | 第68-69页 |
| 5.4 本章小结 | 第69-70页 |
| 第六章 总结与展望 | 第70-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-73页 |
