基于SSD的高速数据采集存储系统设计
| 摘要 | 第4-5页 |
| abstract | 第5页 |
| 1 绪论 | 第8-14页 |
| 1.1 课题背景和意义 | 第8-9页 |
| 1.2 高速数据采集存储的发展现状 | 第9-13页 |
| 1.2.1 基于PCIe总线计算机的采集存储技术 | 第9-10页 |
| 1.2.2 基于VPX架构的SATA采集存储技术 | 第10-12页 |
| 1.2.3 存储介质技术研究现状 | 第12-13页 |
| 1.3 课题主要工作内容和论文结构安排 | 第13-14页 |
| 1.3.1 课题主要工作内容 | 第13页 |
| 1.3.2 论文结构安排 | 第13-14页 |
| 2 系统总体设计 | 第14-26页 |
| 2.1 系统功能制定 | 第14-15页 |
| 2.2 系统缓存分析 | 第15-16页 |
| 2.3 系统总体架构 | 第16-18页 |
| 2.4 SATAⅢ协议介绍 | 第18-22页 |
| 2.4.1 SATAⅢ结构 | 第19-20页 |
| 2.4.2 高速串行收发器GTH分析 | 第20-22页 |
| 2.5 系统硬件参数 | 第22-25页 |
| 2.6 本章小结 | 第25-26页 |
| 3 SATA协议分析及FPGA实现 | 第26-52页 |
| 3.1 SATA架构设计 | 第26-27页 |
| 3.2 物理层分析与实现 | 第27-34页 |
| 3.2.1 物理层分析 | 第27-30页 |
| 3.2.2 物理层实现 | 第30-34页 |
| 3.3 链路层分析与实现 | 第34-42页 |
| 3.3.1 链路层分析 | 第34-37页 |
| 3.3.2 链路层实现 | 第37-42页 |
| 3.4 传输层分析与实现 | 第42-47页 |
| 3.4.1 传输层分析 | 第42-45页 |
| 3.4.2 传输层实现 | 第45-47页 |
| 3.5 应用层和命令层分析与实现 | 第47-51页 |
| 3.5.1 应用层和命令层分析 | 第47-49页 |
| 3.5.2 应用层和命令层实现 | 第49-51页 |
| 3.6 本章小结 | 第51-52页 |
| 4 缓存及控制模块设计 | 第52-69页 |
| 4.1 DDR3缓存系统设计 | 第52-61页 |
| 4.1.1 缓存系统架构设计 | 第52-55页 |
| 4.1.2 DDR3读写控制器设计 | 第55-61页 |
| 4.2 系统控制模块设计 | 第61-65页 |
| 4.2.1 控制模块功能 | 第61页 |
| 4.2.2 控制模块设计 | 第61-65页 |
| 4.3 相机数据采集器设计 | 第65-68页 |
| 4.4 本章小结 | 第68-69页 |
| 5 系统测试 | 第69-84页 |
| 5.1 测试方法简述 | 第69页 |
| 5.2 辅助测试模块设计 | 第69-71页 |
| 5.2.1 行场恢复器设计 | 第69-70页 |
| 5.2.2 数据读写误码数测试器设计 | 第70-71页 |
| 5.3 SATA协议核测试 | 第71-74页 |
| 5.4 DDR3缓存测试 | 第74-78页 |
| 5.5 系统整体测试 | 第78-83页 |
| 5.6 本章小节 | 第83-84页 |
| 结论 | 第84-85页 |
| 致谢 | 第85-86页 |
| 参考文献 | 第86-89页 |
| 攻读硕士学位期间发表的学术论文及研究成果 | 第89页 |
