支持ONFI和Toggle模式的NAND Flash控制器设计
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 1 绪论 | 第9-15页 |
| 1.1 ONFI 与 Toggle 标准 | 第9-10页 |
| 1.2 NAND 与 NOR 闪存 | 第10-11页 |
| 1.3 SLC&MCL NAND Flash | 第11-12页 |
| 1.4 选题目的及意义 | 第12-13页 |
| 1.5 论文组织结构 | 第13-15页 |
| 2 NAND Flash 存储器 | 第15-23页 |
| 2.1 NAND Flash 结构特点 | 第15-17页 |
| 2.2 NAND Flash 三种接口 | 第17-20页 |
| 2.3 NAND Flash 操作时序 | 第20-22页 |
| 2.4 本章小结 | 第22-23页 |
| 3 NAND Flash 控制器设计 | 第23-44页 |
| 3.1 控制器的结构 | 第23-25页 |
| 3.2 控制器的接口 | 第25-27页 |
| 3.3 DMA 模块 | 第27-29页 |
| 3.4 DATAFIFO | 第29-31页 |
| 3.5 主控逻辑模块 | 第31-36页 |
| 3.6 ECC 模块 | 第36-43页 |
| 3.7 本章小结 | 第43-44页 |
| 4 NAND Flash PHY 设计 | 第44-50页 |
| 4.1 PHY 结构 | 第44-45页 |
| 4.2 DLL | 第45页 |
| 4.3 PHY 写通道 | 第45-46页 |
| 4.4 DQS 门控 | 第46-47页 |
| 4.5 PHY 读通道 | 第47-48页 |
| 4.6 地址与控制逻辑 | 第48-49页 |
| 4.7 本章小结 | 第49-50页 |
| 5 功能仿真与时序分析 | 第50-59页 |
| 5.1 验证平台 | 第50-51页 |
| 5.2 功能仿真 | 第51-53页 |
| 5.3 逻辑综合 | 第53-54页 |
| 5.4 静态时序分析 | 第54-56页 |
| 5.5 时序优化 | 第56-58页 |
| 5.6 本章小结 | 第58-59页 |
| 6 总结与展望 | 第59-61页 |
| 6.1 全文总结 | 第59-60页 |
| 6.2 研究展望 | 第60-61页 |
| 致谢 | 第61-62页 |
| 参考文献 | 第62-66页 |
| 附录 作者在攻读硕士学位期间发表的论文 | 第66页 |
