| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-23页 |
| 1.1 课题背景 | 第10-11页 |
| 1.2 课题意义 | 第11页 |
| 1.3 动基座初始对准研究现状 | 第11-18页 |
| 1.4 初始对准的并行化研究现状 | 第18-21页 |
| 1.5 研究内容与方法 | 第21-23页 |
| 第二章 捷联惯导系统动基座初始对准算法研究 | 第23-41页 |
| 2.1 动基座粗对准算法 | 第23-32页 |
| 2.1.1 坐标系的定义 | 第23-24页 |
| 2.1.2 初始姿态矩阵的计算原理 | 第24-29页 |
| 2.1.3 粗对准过程的仿真与分析 | 第29-32页 |
| 2.2 动基座精对准算法 | 第32-39页 |
| 2.2.1 捷联惯导系统误差模型 | 第32-34页 |
| 2.2.2 精对准过程的仿真与分析 | 第34-39页 |
| 2.3 本章小结 | 第39-41页 |
| 第三章 动基座粗对准算法的并行化设计 | 第41-56页 |
| 3.1 粗对准算法的并行化设计原理 | 第41-43页 |
| 3.2 粗对准算法并行化设计的各个模块 | 第43-53页 |
| 3.2.1 IMU数据缓存模块 | 第44页 |
| 3.2.2 GPS数据缓存模块 | 第44-45页 |
| 3.2.3 处理单元 | 第45-47页 |
| 3.2.4 姿态变化四元数计算模块 | 第47-48页 |
| 3.2.5 M(t_k)计算模块 | 第48-50页 |
| 3.2.6 N(t_k)计算模块 | 第50-51页 |
| 3.2.7 t_1时刻和t_2时刻参数计算模块 | 第51-52页 |
| 3.2.8 控制单元 | 第52-53页 |
| 3.3 粗对准算法并行化设计的性能分析 | 第53-55页 |
| 3.3.1 粗对准计算的资源使用情况 | 第53-54页 |
| 3.3.2 粗对准计算的并行度 | 第54-55页 |
| 3.4 本章小结 | 第55-56页 |
| 第四章 动基座精对准算法的并行化设计 | 第56-73页 |
| 4.1 法捷耶夫算法和脉动阵列 | 第56-61页 |
| 4.1.1 法捷耶夫算法 | 第56-58页 |
| 4.1.2 脉动阵列 | 第58-61页 |
| 4.2 精对准算法的并行化设计原理 | 第61-63页 |
| 4.3 精对准算法并行化设计的各个模块 | 第63-70页 |
| 4.3.1 处理单元 | 第64页 |
| 4.3.2 C_b~n(t_k)计算模块 | 第64-65页 |
| 4.3.3 V(t_k)计算模块 | 第65-66页 |
| 4.3.4 数据缓存模块 | 第66-67页 |
| 4.3.5 脉动阵列模块 | 第67-68页 |
| 4.3.6 阵列控制单元 | 第68-70页 |
| 4.4 精对准算法并行化设计的性能分析 | 第70-72页 |
| 4.4.1 精对准计算的资源使用情况 | 第70-71页 |
| 4.4.2 精对准计算的并行度 | 第71-72页 |
| 4.5 本章小结 | 第72-73页 |
| 第五章 捷联惯导系统动基座初始对准算法的FPGA实现 | 第73-81页 |
| 5.1 动基座初始对准算法FPGA实现的硬件平台 | 第73-76页 |
| 5.2 动基座初始对准过程的FPGA实现 | 第76-78页 |
| 5.2.1 ML506与GPS接收机和IMU的接口实现 | 第76-77页 |
| 5.2.2 初始对准过程的整体架构 | 第77-78页 |
| 5.3 初始对准并行化实现的结果分析 | 第78-80页 |
| 5.4 本章小结 | 第80-81页 |
| 第六章 总结与展望 | 第81-83页 |
| 参考文献 | 第83-90页 |
| 致谢 | 第90-91页 |
| 作者攻读硕士学位期间完成的论文及其他科研成果 | 第91页 |