基于SORA软件无线电平台DTMB接收技术的实现
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-14页 |
| 1.1 项目来源 | 第9页 |
| 1.2 技术背景 | 第9-12页 |
| 1.2.1 SORA软件无线电 | 第9-11页 |
| 1.2.2 国内外数字电视技术标准 | 第11-12页 |
| 1.3 课题研究的意义 | 第12-13页 |
| 1.4 本文的研究工作与论文结构 | 第13-14页 |
| 第2章 数字电视国标的概述及研究 | 第14-23页 |
| 2.1 DTMB系统发射端 | 第14-17页 |
| 2.2 DTMB系统的帧结构研究 | 第17-21页 |
| 2.2.1 系统分层的帧结构 | 第17-18页 |
| 2.2.2 信号帧参数选择 | 第18-20页 |
| 2.2.3 国标系统与国外标准对比 | 第20-21页 |
| 2.3 DTMB的PN保护间隔 | 第21-22页 |
| 2.4 总结 | 第22-23页 |
| 第3章 软件无线电平台的设计 | 第23-43页 |
| 3.1 软件无线电平台介绍 | 第23-24页 |
| 3.2 软件无线电平台电路设计 | 第24-33页 |
| 3.2.1 RCB设计方案 | 第24-25页 |
| 3.2.2 时钟的选用与原理图设计 | 第25-27页 |
| 3.2.3 数据缓存DDR2模块设计 | 第27-29页 |
| 3.2.4 中央控制FPGA电路 | 第29-31页 |
| 3.2.5 系统供电电源电路设计 | 第31-33页 |
| 3.3 印刷电路板稳定性设计 | 第33-37页 |
| 3.3.1 电路板元器件布局 | 第33-35页 |
| 3.3.2 电路板布线约束参数 | 第35-37页 |
| 3.4 RCB中DDR2控制器的设计 | 第37-42页 |
| 3.4.1 DDR2 SDRAM的结构 | 第37页 |
| 3.4.2 DDR2 SDRAM的工作方式 | 第37-38页 |
| 3.4.3 DDR2控制器的功能与设计 | 第38-40页 |
| 3.4.4 DDR2控制器的FPGA验证 | 第40-42页 |
| 3.5 总结 | 第42-43页 |
| 第4章 软件无线电平台上DTMB的实现 | 第43-56页 |
| 4.1 DTMB在SORA平台上的实现 | 第43-46页 |
| 4.2 DTMB标准中关键技术的设计与仿真 | 第46-53页 |
| 4.2.1 TDS-OFDM系统的信道估计设计 | 第47-49页 |
| 4.2.2 TDS-OFDM系统数据重构设计 | 第49-51页 |
| 4.2.3 TDS-OFDM系统的信道均衡设计 | 第51页 |
| 4.2.4 TDS-OFDM系统的仿真 | 第51-53页 |
| 4.3 实验测试结果与分析 | 第53-55页 |
| 4.4 总结 | 第55-56页 |
| 第5章 总结与展望 | 第56-58页 |
| 5.1 总结 | 第56-57页 |
| 5.2 展望 | 第57-58页 |
| 致谢 | 第58-59页 |
| 参考文献 | 第59-61页 |
