宽带数字接收机信号处理平台设计
| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 符号对照表 | 第13-14页 |
| 缩略词对照表 | 第14-18页 |
| 第一章 绪论 | 第18-26页 |
| 1.1 研究背景和意义 | 第18-20页 |
| 1.2 研究现状和发展趋势 | 第20-24页 |
| 1.2.1 数字化技术发展现状 | 第20-22页 |
| 1.2.2 国外数字接收机研究发展概况 | 第22-23页 |
| 1.2.3 国內数字接收机研究发展概况 | 第23-24页 |
| 1.3 论文的内容和安排 | 第24-26页 |
| 第二章 数字接收机的原理及设计方案 | 第26-40页 |
| 2.1 数字接收机工作原理 | 第26-30页 |
| 2.1.1 和、差信号单通道合成 | 第27-28页 |
| 2.1.2 角误差信号解调 | 第28-30页 |
| 2.2 数字接收机的需求和方案 | 第30-33页 |
| 2.2.1 数字接收机的设计需求 | 第30-31页 |
| 2.2.2 数字接收机的技术要求和指标： | 第31页 |
| 2.2.3 数字接收机的实现方案 | 第31-33页 |
| 2.3 芯片选型和功能 | 第33-39页 |
| 2.4 本章小结 | 第39-40页 |
| 第三章 AD设计和JESD204B通信 | 第40-58页 |
| 3.1 高速数据传输 | 第40-41页 |
| 3.1.1 高速数据传输概念 | 第40页 |
| 3.1.2 高速串行传输方案 | 第40-41页 |
| 3.2 ADC芯片性能测试 | 第41-42页 |
| 3.3 数字正交下变频实现 | 第42-52页 |
| 3.3.1 正交下变频的原理 | 第42-44页 |
| 3.3.2 实现数字下变频的方法 | 第44-47页 |
| 3.3.3 数字下变频的模块化设计 | 第47-48页 |
| 3.3.4 数字下变频实现 | 第48-52页 |
| 3.4 JESD204B链路协议 | 第52-56页 |
| 3.5 本章小结 | 第56-58页 |
| 第四章 多相滤波器组信道化接收机 | 第58-74页 |
| 4.1 数字信道化基本概念 | 第58-60页 |
| 4.1.1 数字信道化的概念 | 第58-59页 |
| 4.1.2 复信号信道划分 | 第59-60页 |
| 4.1.3 低通滤波实现信道化滤波器组 | 第60页 |
| 4.2 信道化接收机的数学模型 | 第60-62页 |
| 4.3 数字信道化的模块实现 | 第62-68页 |
| 4.4 信道化接收机的FPGA仿真及实际测试结果 | 第68-73页 |
| 4.4.1 信道划分 | 第68-69页 |
| 4.4.2 MATLAB分析 | 第69-71页 |
| 4.4.3 信道化模块自检功能实现 | 第71-72页 |
| 4.4.4 板卡实际测试结果 | 第72-73页 |
| 4.5 本章小结 | 第73-74页 |
| 第五章 SRIO通信和DSP软件处理 | 第74-84页 |
| 5.1 SRIO通信 | 第74-77页 |
| 5.2 高速数据发送控制 | 第77-79页 |
| 5.3 DSP软件处理 | 第79-82页 |
| 5.3.1 检测方法选择 | 第79-80页 |
| 5.3.2 信号检测的仿真 | 第80-82页 |
| 5.3.3 信号带宽估计 | 第82页 |
| 5.4 本章小结 | 第82-84页 |
| 第六章 总结与展望 | 第84-86页 |
| 6.1 本文工作总结 | 第84页 |
| 6.2 工作展望 | 第84-86页 |
| 参考文献 | 第86-88页 |
| 致谢 | 第88-90页 |
| 作者简介 | 第90-91页 |
