基于FBMC的同步算法研究与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 缩略词表 | 第13-14页 |
| 第一章 绪论 | 第14-20页 |
| 1.1 论文的研究背景及意义 | 第14-16页 |
| 1.1.1 移动通信系统发展历程 | 第14-15页 |
| 1.1.2 FBMC系统同步技术的研究意义 | 第15-16页 |
| 1.2 基于FBMC的同步技术的研究现状 | 第16-18页 |
| 1.3 论文的主要工作和内容安排 | 第18-20页 |
| 第二章 FBMC基础研究及信道介绍 | 第20-33页 |
| 2.1 多载波技术理论及ZC序列介绍 | 第20-25页 |
| 2.1.1 OFDM技术 | 第20-21页 |
| 2.1.2 广义多载波技术 | 第21页 |
| 2.1.3 时频局部化多载波系统 | 第21-24页 |
| 2.1.4 Zadoff-Chu序列特性 | 第24-25页 |
| 2.2 FBMC系统的快速实现算法 | 第25-30页 |
| 2.2.1 发送端调制快速实现算法 | 第25-28页 |
| 2.2.2 接收端解调快速实现算法 | 第28-30页 |
| 2.3 无线信道模型 | 第30-31页 |
| 2.4 FBMC调制解调正确性验证 | 第31-32页 |
| 2.5 本章小结 | 第32-33页 |
| 第三章 FBMC系统同步算法研究 | 第33-67页 |
| 3.1 时频同步偏差的影响 | 第33-37页 |
| 3.1.1 时频分析中的互模糊函数 | 第33-34页 |
| 3.1.2 定时同步偏差的影响 | 第34-35页 |
| 3.1.3 载波频率偏差的影响 | 第35-37页 |
| 3.2 OFDM同步算法应用于FBMC系统 | 第37-49页 |
| 3.2.1 基于ZC序列的定时同步算法 | 第37-40页 |
| 3.2.2 重复冗余定时同步算法 | 第40-45页 |
| 3.2.3 频偏估计算法 | 第45页 |
| 3.2.4 同步算法性能仿真及可行性分析 | 第45-49页 |
| 3.3 FBMC符号同步算法仿真及性能分析 | 第49-66页 |
| 3.3.1 同步训练符号结构 | 第50-51页 |
| 3.3.2 基于FBMC符号结构的同步算法 | 第51-58页 |
| 3.3.3 频偏估计算法 | 第58-63页 |
| 3.3.4 同步算法仿真及性能分析 | 第63-65页 |
| 3.3.5 FBMC同步方案及分析 | 第65-66页 |
| 3.4 本章小结 | 第66-67页 |
| 第四章 FBMC系统同步的FPGA实现 | 第67-81页 |
| 4.1 同步硬件实现整体方案 | 第67-68页 |
| 4.2 同步主要模块的硬件实现架构设计 | 第68-74页 |
| 4.2.1 定时同步模块 | 第68-70页 |
| 4.2.2 自适应递归小数倍频偏估计模块 | 第70-71页 |
| 4.2.3 小数倍频偏补偿模块 | 第71页 |
| 4.2.4 FBMC解调模块 | 第71-73页 |
| 4.2.5 整数倍频偏估计和补偿模块 | 第73-74页 |
| 4.3 同步算法的FPGA实现 | 第74-77页 |
| 4.3.1 硬件测试平台 | 第74页 |
| 4.3.2 定时同步模块 | 第74-75页 |
| 4.3.3 自适应递归小数倍频偏估计模块 | 第75-76页 |
| 4.3.4 频偏补偿模块 | 第76页 |
| 4.3.5 FBMC解调模块 | 第76-77页 |
| 4.4 同步算法的功能验证 | 第77-80页 |
| 4.5 同步算法的板级验证 | 第80页 |
| 4.6 本章小结 | 第80-81页 |
| 第五章 总结与展望 | 第81-83页 |
| 致谢 | 第83-84页 |
| 参考文献 | 第84-87页 |
| 个人简历及攻硕期间取得的研究成果 | 第87-88页 |
