| 摘要 | 第7-8页 |
| ABSTRACT | 第8-9页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 背景 | 第10页 |
| 1.2 数字信号处理芯片和乘法器的研究现状 | 第10-11页 |
| 1.3 本论文的主要工作和创新点 | 第11-12页 |
| 1.4 论文的章节安排 | 第12-14页 |
| 第2章 数字信号处理和数字电路的理论基础 | 第14-20页 |
| 2.1 傅立叶变换 | 第14-15页 |
| 2.2 数字集成电路理论基础 | 第15-18页 |
| 2.2.1 MOS晶体管简介 | 第16-18页 |
| 2.3 Hspice软件介绍 | 第18-19页 |
| 2.4 DSP（数字信号处理）芯片的介绍 | 第19-20页 |
| 第3章 数字集成电路设计 | 第20-38页 |
| 3.1 数字集成电路基本单元介绍 | 第20-33页 |
| 3.1.1 MOS管的精确物理模型 | 第20-21页 |
| 3.1.2 CMOS反相器 | 第21-27页 |
| 3.1.3 CMOS组合逻辑门 | 第27-30页 |
| 3.1.4 传输晶体管逻辑 | 第30-33页 |
| 3.2 算术运算电路 | 第33-38页 |
| 3.2.1 加法器 | 第33-36页 |
| 3.2.2 乘法器 | 第36-38页 |
| 第4章 乘法器的逻辑设计与优化 | 第38-54页 |
| 4.1 波兹编码乘法器设计和仿真 | 第38-46页 |
| 4.1.1 改进基4波兹编码原理 | 第38-40页 |
| 4.1.2 基于改进基4波兹编码的16位乘法器设计 | 第40-42页 |
| 4.1.3 改进的基4波兹编码乘法器的晶体管级设计 | 第42页 |
| 4.1.4 改进的基4波兹编码乘法器的仿真结果分析 | 第42-46页 |
| 4.2 Wallace乘法器 | 第46-52页 |
| 4.2.1 Wallace Tree乘法器原理 | 第46-48页 |
| 4.2.2 16*16 Wallace Tree乘法器设计 | 第48-49页 |
| 4.2.3 16*16 Wallace Tree乘法器的晶体管级设计 | 第49页 |
| 4.2.4 16*16 Wallace Tree乘法器的仿真结果及分析 | 第49-52页 |
| 4.3 两个乘法器的比较与总结 | 第52-54页 |
| 第5章 总结与展望 | 第54-56页 |
| 5.1 论文总结 | 第54页 |
| 5.2 展望 | 第54-56页 |
| 参考文献 | 第56-58页 |
| 附录 1 | 第58-74页 |
| 附录 2 | 第74-94页 |
| 致谢 | 第94页 |
