基于H.265编码的视频处理系统设计
| 摘要 | 第4-6页 |
| abstract | 第6-7页 |
| 第1章 引言 | 第10-13页 |
| 1.1 研究背景与意义 | 第10-11页 |
| 1.2 国内外视频编码标准的发展历程 | 第11-12页 |
| 1.3 本文主要研究内容 | 第12-13页 |
| 第2章 H.265 编码关键算法分析 | 第13-28页 |
| 2.1 H.265 总体编码架构 | 第13-14页 |
| 2.2 编码结构 | 第14-15页 |
| 2.2.1 编码单元 | 第14页 |
| 2.2.2 预测单元 | 第14-15页 |
| 2.2.3 变换单元 | 第15页 |
| 2.3 帧内预测 | 第15-19页 |
| 2.4 帧间预测 | 第19-22页 |
| 2.5 转换与量化 | 第22-23页 |
| 2.6 熵编码 | 第23-25页 |
| 2.7 环路滤波 | 第25-27页 |
| 2.8 本章小结 | 第27-28页 |
| 第3章 视频处理系统硬件系统设计 | 第28-61页 |
| 3.1 方案分析 | 第28-32页 |
| 3.1.1 专用IC方案分析 | 第28-29页 |
| 3.1.2 DSP方案分析 | 第29-30页 |
| 3.1.3 FPGA方案分析 | 第30-31页 |
| 3.1.4 DSP+FPGA方案 | 第31-32页 |
| 3.2 视频处理系统硬件系统设计概述 | 第32-33页 |
| 3.3 主要芯片选型 | 第33-35页 |
| 3.3.1 DSP选型 | 第33-34页 |
| 3.3.2 FPGA选型 | 第34-35页 |
| 3.4 视频处理系统硬件系统功能框图 | 第35-44页 |
| 3.4.1 视频缓存接口扩展设计 | 第36-38页 |
| 3.4.2 PCIe总线设计 | 第38-40页 |
| 3.4.3 高速串行互连设计 | 第40-44页 |
| 3.5 电源系统设计 | 第44-52页 |
| 3.5.1 电源需求分析 | 第44-46页 |
| 3.5.2 电源功耗估计 | 第46-48页 |
| 3.5.3 电源上电序列 | 第48-50页 |
| 3.5.4 电源设计 | 第50-52页 |
| 3.6 时钟设计 | 第52-56页 |
| 3.6.1 时钟需求分析 | 第52-54页 |
| 3.6.2 时钟设计 | 第54-56页 |
| 3.7 复位电路设计 | 第56页 |
| 3.8 配置电路设计 | 第56-59页 |
| 3.8.1 FPGA配置电路设计 | 第56-57页 |
| 3.8.2 DSP配置电路设计 | 第57页 |
| 3.8.3 DSP启动设计 | 第57-58页 |
| 3.8.4 DSP程序加载电路设计 | 第58-59页 |
| 3.9 PCB及实物展示 | 第59-60页 |
| 3.10 本章小结 | 第60-61页 |
| 第4章 视频处理系统软件设计 | 第61-66页 |
| 4.1 视频处理系统数据流向 | 第61页 |
| 4.1.1 视频处理系统数据流向 | 第61页 |
| 4.2 FPGA主要逻辑功能模块 | 第61-64页 |
| 4.3 H.265 编码软件实现过程 | 第64-65页 |
| 4.4 本章小结 | 第65-66页 |
| 第5章 视频处理系统主要接口仿真 | 第66-74页 |
| 5.1 PCIe接口仿真与验证 | 第66-68页 |
| 5.2 DDR3引脚验证及接口仿真 | 第68-73页 |
| 5.3 本章小结 | 第73-74页 |
| 第6章 视频处理系统调试 | 第74-80页 |
| 6.1 H.265 视频处理系统硬件调试 | 第74-75页 |
| 6.2 软件调试 | 第75-76页 |
| 6.2.1 驱动安装和调试 | 第75-76页 |
| 6.3 上位机界面设计 | 第76-77页 |
| 6.4 视频质量评定 | 第77-79页 |
| 6.4.1 主观视频质量评定 | 第78-79页 |
| 6.4.2 客观视频质量评定 | 第79页 |
| 6.5 本章小结 | 第79-80页 |
| 结论 | 第80-81页 |
| 致谢 | 第81-82页 |
| 参考文献 | 第82-84页 |
| 攻读学位期间取得学术成果 | 第84-85页 |
| 附录 | 第85-88页 |
| 附录A | 第85-87页 |
| 附录B | 第87页 |
| 附录C | 第87-88页 |
