| 摘要 | 第4-5页 |
| abstract | 第5-6页 |
| 1. 绪论 | 第10-15页 |
| 1.1 课题研究的背景、目的和意义 | 第10-11页 |
| 1.2 爆心定位技术研究现状 | 第11-12页 |
| 1.3 分布式测试系统研究现状 | 第12-13页 |
| 1.4 本文章节安排 | 第13-15页 |
| 2. 爆心定位方法研究 | 第15-24页 |
| 2.1 基于单一测试系统的“震中”定位 | 第15-19页 |
| 2.1.1 数据处理方法 | 第15-17页 |
| 2.1.2“震中”方位角的确定 | 第17-18页 |
| 2.1.3“震中”距离确定 | 第18页 |
| 2.1.4 等效震级确定 | 第18-19页 |
| 2.2 基于分布式测试系统的“震中”定位 | 第19-21页 |
| 2.2.1 测试系统分布及单点测试结果 | 第19-20页 |
| 2.2.2 基于分布式测试系统的“震中”测试方法 | 第20-21页 |
| 2.3 爆心深度的确定 | 第21-22页 |
| 2.3.1 爆心深度的求解 | 第21页 |
| 2.3.2 爆心深度的误差估计 | 第21-22页 |
| 2.4 本章总结 | 第22-24页 |
| 3. 基于ANSYS-LS DYNA仿真数据的爆心定位 | 第24-37页 |
| 3.1 仿真工具简介 | 第24-25页 |
| 3.1.1 ANSYS简介 | 第24页 |
| 3.1.2 LS DYNA简介 | 第24-25页 |
| 3.2 仿真条件 | 第25-26页 |
| 3.3 仿真及结果 | 第26-32页 |
| 3.4 爆心定位 | 第32-34页 |
| 3.4.1 单一测试系统“震中”方位角和距离的确定 | 第32页 |
| 3.4.2 基于分布式测试系统的“震中”位置确定 | 第32-34页 |
| 3.4.3 爆心深度的确定 | 第34页 |
| 3.5 测试点位置选取讨论 | 第34-36页 |
| 3.6 本章总结 | 第36-37页 |
| 4. 分布式测试系统设计 | 第37-57页 |
| 4.1 系统总体设计方案 | 第37-39页 |
| 4.2 传感器芯片 | 第39-42页 |
| 4.3 电源模块 | 第42页 |
| 4.4 时钟模块 | 第42-43页 |
| 4.5 NAND Flash模块 | 第43-48页 |
| 4.5.1 NAND Flash简介 | 第43-45页 |
| 4.5.2 ONFI接口 | 第45-46页 |
| 4.5.3 同步接口激活 | 第46-47页 |
| 4.5.4 读写时序 | 第47-48页 |
| 4.6 USB模块 | 第48-49页 |
| 4.7 FPGA程序设计 | 第49-53页 |
| 4.7.1 flash_control模块 | 第50-53页 |
| 4.7.2 usb_control模块 | 第53页 |
| 4.8 软件设计 | 第53-56页 |
| 4.8.1 软件总体设计 | 第54页 |
| 4.8.2 数据读取 | 第54-55页 |
| 4.8.3 数据处理 | 第55-56页 |
| 4.9 本章总结 | 第56-57页 |
| 5. 分布式测试系统关键性能保障技术 | 第57-67页 |
| 5.1 系统数据可靠性保障技术 | 第57-63页 |
| 5.1.1 BCH编码理论 | 第57-58页 |
| 5.1.2 适用于Nand Flash的非本原BCH码字结构设计 | 第58-59页 |
| 5.1.3 编码算法 | 第59-60页 |
| 5.1.4 8bit-10bit FIFO模块 | 第60-61页 |
| 5.1.5 自适应接口设计 | 第61-62页 |
| 5.1.6 IP核设计 | 第62-63页 |
| 5.1.7 IP核测试 | 第63页 |
| 5.2 系统寿命保障技术 | 第63-65页 |
| 5.2.1 磨损均衡 | 第64-65页 |
| 5.2.2 坏块管理 | 第65页 |
| 5.3 本章总结 | 第65-67页 |
| 6. 总结与展望 | 第67-69页 |
| 6.1 总结 | 第67-68页 |
| 6.2 展望 | 第68-69页 |
| 参考文献 | 第69-74页 |
| 攻读硕士学位期间发表的论文及所取得的研究成果 | 第74-75页 |
| 致谢 | 第75-76页 |
