| 摘要 | 第4-5页 |
| abstract | 第5页 |
| 注释表 | 第11-12页 |
| 缩略词 | 第12-13页 |
| 第一章 绪论 | 第13-18页 |
| 1.1 数字通信系统与信道编码理论 | 第13-14页 |
| 1.2 LDPC码的发展以及多模终端的现状 | 第14-15页 |
| 1.2.1 LDPC码的发展 | 第14页 |
| 1.2.2 多模终端的现状 | 第14-15页 |
| 1.3 协议标准及设计平台概述 | 第15-16页 |
| 1.3.1 Wi-Fi 802.11n/ac协议 | 第15-16页 |
| 1.3.2 DVB-T2协议 | 第16页 |
| 1.3.3 VivadoTM HLS的概述 | 第16页 |
| 1.4 论文的主要工作及章节安排 | 第16-18页 |
| 第二章 LDPC码及其译码技术 | 第18-28页 |
| 2.1 线性分组码的概念 | 第18页 |
| 2.2 LDPC码的概述 | 第18-19页 |
| 2.2.1 LDPC码的定义 | 第18-19页 |
| 2.2.2 LDPC码的Tanner图表示 | 第19页 |
| 2.3 LDPC码在Wi-Fi 802.11n/ac中的应用 | 第19-21页 |
| 2.3.1 QC-LDPC码的定义 | 第19-20页 |
| 2.3.2 Wi-Fi 802.11n/ac中LDPC码的结构 | 第20-21页 |
| 2.4 LDPC码在DVB-T2中的应用 | 第21-22页 |
| 2.4.1 IRA-LDPC码 | 第21-22页 |
| 2.4.2 DVB-T2中LDPC码的结构 | 第22页 |
| 2.5 LDPC码译码算法 | 第22-28页 |
| 2.5.1 概率域上的BP算法 | 第23-24页 |
| 2.5.2 对数BP算法 | 第24-26页 |
| 2.5.3 最小和译码算法 | 第26-28页 |
| 2.5.3.1 标准的最小和译码算法 | 第26-27页 |
| 2.5.3.2 改进的最小和译码算法 | 第27-28页 |
| 第三章 多模LDPC译码器结构 | 第28-44页 |
| 3.1 LDPC译码器结构 | 第28-31页 |
| 3.1.1 基于TPMP算法的译码结构 | 第28-29页 |
| 3.1.2 基于TDMP算法的分层译码结构 | 第29-31页 |
| 3.2 LDPC译码器在通信协议中的应用 | 第31-34页 |
| 3.2.1 Wi-Fi 802.11n/ac协议LDPC译码器分析 | 第31-32页 |
| 3.2.2 DVB-T2协议LDPC译码器分析 | 第32-34页 |
| 3.3 多模LDPC分层迭代译码结构设计 | 第34-40页 |
| 3.3.1 多模LDPC译码器的可行性分析 | 第34-36页 |
| 3.3.2 多模LDPC分层迭代译码算法 | 第36-37页 |
| 3.3.3 多模LDPC分层迭代译码结构 | 第37-38页 |
| 3.3.4 改进的多模LDPC译码器结构设计 | 第38-40页 |
| 3.3.4.1 Log-Map算法 | 第38-39页 |
| 3.3.4.2 基于SISO的多模LDPC译码器结构 | 第39-40页 |
| 3.4 多模LDPC译码结构性能评估 | 第40-44页 |
| 3.4.1 仿真链介绍 | 第40页 |
| 3.4.2 Wi-Fi 802.11n/ac的LDPC译码性能 | 第40-42页 |
| 3.4.3 DVB-T2的LDPC译码性能 | 第42-44页 |
| 第四章 基于Vivado~(TM) HLS的多模LDPC译码器设计 | 第44-62页 |
| 4.1 Vivado~(TM) HLS的设计流程和方法 | 第44-48页 |
| 4.1.1 Vivado~(TM) HLS的设计流程 | 第44-45页 |
| 4.1.2 Vivado~(TM) HLS的软件设计方法 | 第45-48页 |
| 4.2 多模LDPC译码器子模块结构设计 | 第48-57页 |
| 4.2.1 SISO模块 | 第48-53页 |
| 4.2.1.1 SISO模块的结构 | 第48-49页 |
| 4.2.1.2 SISO模块的HLS伪代码 | 第49-50页 |
| 4.2.1.3 约束条件 | 第50-53页 |
| 4.2.2 转置模块 | 第53-55页 |
| 4.2.2.1 基于移位器结构的转置模块 | 第53-54页 |
| 4.2.2.2 转置模块的HLS伪代码 | 第54页 |
| 4.2.2.3 约束条件 | 第54-55页 |
| 4.2.3 累加更新模块 | 第55-57页 |
| 4.2.3.1 累加更新模块的结构 | 第55-56页 |
| 4.2.3.2 累加更新模块的HLS伪代码 | 第56-57页 |
| 4.2.3.3 约束条件 | 第57页 |
| 4.3 多模LDPC译码器模块结构设计 | 第57-62页 |
| 第五章 多模LDPC译码器的仿真验证和性能分析 | 第62-70页 |
| 5.1 C/RTL联合仿真验证 | 第62-66页 |
| 5.1.1 SISO模块 | 第64-65页 |
| 5.1.2 转置模块 | 第65页 |
| 5.1.3 多模LDPC译码器模块 | 第65-66页 |
| 5.2 动态仿真验证 | 第66-68页 |
| 5.2.1 SISO模块 | 第66-67页 |
| 5.2.1.1 动态仿真 | 第66-67页 |
| 5.2.1.2 波形分析 | 第67页 |
| 5.2.2 转置模块 | 第67-68页 |
| 5.2.2.1 动态仿真 | 第67-68页 |
| 5.2.2.2 波形分析 | 第68页 |
| 5.3 译码器性能分析和比较 | 第68-70页 |
| 第六章 总结和展望 | 第70-72页 |
| 参考文献 | 第72-75页 |
| 致谢 | 第75-76页 |
| 在学期间的研究成果及发表的学术论文 | 第76页 |
