| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第1章 绪论 | 第9-16页 |
| ·课题背景及意义 | 第9-10页 |
| ·国内外研究现状 | 第10-14页 |
| ·Intel 8087、80287、80387、80486 | 第10-11页 |
| ·Intel Pentium | 第11页 |
| ·Intel 80860(i860) | 第11页 |
| ·HARP(Hitachi Advanced RISC Processor) | 第11-12页 |
| ·PowerPC系列处理 | 第12页 |
| ·IBM RS/6000 | 第12-13页 |
| ·MIPS系列产品 | 第13页 |
| ·Super SPARC | 第13-14页 |
| ·论文内容及结构 | 第14-16页 |
| 第2章 浮点格式分析 | 第16-22页 |
| ·浮点格式与精度 | 第16-18页 |
| ·浮点的舍入方式 | 第18页 |
| ·浮点的异常处理 | 第18-22页 |
| 第3章 浮点乘、除、开方算法研究 | 第22-26页 |
| ·浮点乘法算法 | 第22-23页 |
| ·浮点除法算法 | 第23-24页 |
| ·浮点开方算法 | 第24-26页 |
| 第4章 浮点乘、除和开方运算单元的设计与实现 | 第26-54页 |
| ·整体设计 | 第26-28页 |
| ·符号的判定 | 第28页 |
| ·阶码的计算 | 第28-35页 |
| ·阶码修正值产生 | 第30页 |
| ·阶码的压缩和相加 | 第30-31页 |
| ·下溢判断原理 | 第31-33页 |
| ·上溢判断原理 | 第33-35页 |
| ·查找表的设计 | 第35-36页 |
| ·加法器的设计 | 第36-39页 |
| ·四位加法单元的设计 | 第36-37页 |
| ·进位链的设计 | 第37-39页 |
| ·乘法器的设计 | 第39-48页 |
| ·BOOTH译码 | 第41-43页 |
| ·Wallaee压缩 | 第43-45页 |
| ·部分积加法器 | 第45-48页 |
| ·舍入异常与规格化 | 第48-49页 |
| ·时序控制与描述 | 第49-54页 |
| 第5章 浮点单元测试 | 第54-74页 |
| ·测试流程 | 第54-56页 |
| ·详细设计 | 第56-63页 |
| ·数据分析 | 第63-69页 |
| ·levell | 第64-68页 |
| ·level2 | 第68-69页 |
| ·forever | 第69页 |
| ·使用说明 | 第69-74页 |
| 第6章 结论与展望 | 第74-75页 |
| 参考文献 | 第75-78页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第78-79页 |
| 致谢 | 第79页 |