| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第12-13页 |
| 缩略语对照表 | 第13-17页 |
| 第一章 绪论 | 第17-23页 |
| 1.1 论文研究背景 | 第17页 |
| 1.2 国内外研究现状 | 第17-21页 |
| 1.2.1 视频压缩标准的发展现状 | 第17-19页 |
| 1.2.2 软硬件协同技术的发展现状 | 第19页 |
| 1.2.3 基于ARM的SoC FPGA芯片的发展现状 | 第19-20页 |
| 1.2.4 基于FPGA的H.264算法硬件化的研究现状 | 第20-21页 |
| 1.3 论文的研究内容及安排 | 第21-23页 |
| 第二章H.264视频编码结构分析 | 第23-37页 |
| 2.1 编码器的性能评估 | 第23-24页 |
| 2.2 码流结构 | 第24-26页 |
| 2.2.1 编码顺序与播放顺序 | 第25-26页 |
| 2.3 编码器结构 | 第26-27页 |
| 2.4 关键模块 | 第27-37页 |
| 2.4.1 帧内预测 | 第27-28页 |
| 2.4.2 变换和量化 | 第28-31页 |
| 2.4.3 重排序 | 第31-32页 |
| 2.4.4 熵编码 | 第32-37页 |
| 第三章H.264编码器的软硬件协同设计方案 | 第37-45页 |
| 3.1 软硬件协同设计技术 | 第37-39页 |
| 3.1.1 开发流程 | 第37-39页 |
| 3.1.2 软硬件划分 | 第39页 |
| 3.2 编码器的软硬件协同的方案设计 | 第39-45页 |
| 3.2.1 开源编码器的性能分析 | 第39-41页 |
| 3.2.2 Amdahl定律 | 第41-42页 |
| 3.2.3 软硬件划分 | 第42页 |
| 3.2.4 编码器的结构设计 | 第42-45页 |
| 第四章H.264编码器关键模块设计及测试 | 第45-69页 |
| 4.1 帧内预测 | 第45-52页 |
| 4.1.1 亮度 4x4帧内预测 | 第45-49页 |
| 4.1.2 色度 8x8帧内预测 | 第49-52页 |
| 4.2 变换 | 第52-59页 |
| 4.2.1 DCT | 第52-55页 |
| 4.2.2 IDCT | 第55-58页 |
| 4.2.3 DC变换 | 第58-59页 |
| 4.3 量化 | 第59-62页 |
| 4.4 缓存 | 第62页 |
| 4.5 位字转换模块 | 第62-64页 |
| 4.6 H.264帧内编码器 | 第64-69页 |
| 4.6.1 模块自动化测试 | 第64-65页 |
| 4.6.2 接口说明 | 第65-66页 |
| 4.6.3 编码器资源占用情况 | 第66页 |
| 4.6.4 编码器各模块执行所需周期数 | 第66-67页 |
| 4.6.5 编码器性能测试 | 第67-69页 |
| 第五章 视频编码系统的软硬件综合与验证 | 第69-89页 |
| 5.1 硬件平台 | 第69-73页 |
| 5.1.1 硬件资源 | 第69-70页 |
| 5.1.2 芯片结构分析 | 第70-73页 |
| 5.2 硬件系统综合 | 第73-76页 |
| 5.2.1 硬件连接 | 第73-74页 |
| 5.2.2 FPGA模块连接 | 第74-76页 |
| 5.3 软件系统实现 | 第76-84页 |
| 5.3.1 收发端的实现 | 第76-81页 |
| 5.3.2 编码发送端的实现 | 第81-84页 |
| 5.3.3 接收解码端的实现 | 第84页 |
| 5.4 视频编码系统测试 | 第84-89页 |
| 5.4.1 测试环境 | 第84-85页 |
| 5.4.2 测试方案 | 第85页 |
| 5.4.3 测试结果 | 第85-89页 |
| 第六章 总结与展望 | 第89-91页 |
| 6.1 总结 | 第89页 |
| 6.2 展望 | 第89-91页 |
| 参考文献 | 第91-93页 |
| 致谢 | 第93-95页 |
| 作者简介 | 第95-96页 |