64导联脑电采集系统电路设计
| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 研究背景及意义 | 第9-10页 |
| 1.2 国内外发展现状 | 第10页 |
| 1.3 本文的主要研究内容与创新 | 第10-11页 |
| 1.4 本论文的结构安排 | 第11-13页 |
| 第二章 64导脑电采集系统系统总体设计方案 | 第13-17页 |
| 2.1 系统总体设计方案 | 第13页 |
| 2.2 硬件设计方案 | 第13-15页 |
| 2.3 软件设计方案 | 第15-17页 |
| 第三章 硬件电路设计 | 第17-36页 |
| 3.1 模拟信号采集板电路设计 | 第17-30页 |
| 3.1.1 模拟前端电路设计 | 第17-23页 |
| 3.1.2 右腿驱动电路设计 | 第23-24页 |
| 3.1.3 数据采集电路设计 | 第24-26页 |
| 3.1.4 微控制器最小系统电路 | 第26-27页 |
| 3.1.5 数据传输电路设计 | 第27-28页 |
| 3.1.6 板载电源设计 | 第28-30页 |
| 3.2 阻抗检测板电路设计 | 第30-35页 |
| 3.2.1 信号发生电路 | 第31-32页 |
| 3.2.2 信号处理电路 | 第32页 |
| 3.2.3 信号切换分配电路 | 第32-33页 |
| 3.2.4 信号调理电路 | 第33-34页 |
| 3.2.5 阻抗采集电路 | 第34页 |
| 3.2.6 数据传输电路设计 | 第34页 |
| 3.2.7 板载电源设计 | 第34-35页 |
| 3.3 系统母版电路设计 | 第35-36页 |
| 第四章 底层驱动程序设计 | 第36-53页 |
| 4.1 模拟信号采集板卡底层驱动程序设计 | 第36-48页 |
| 4.1.1 程序框架设计 | 第36-37页 |
| 4.1.2 微处理器运行环境配置 | 第37-39页 |
| 4.1.3 数据采集程序 | 第39-41页 |
| 4.1.4 DAC驱动程序 | 第41-42页 |
| 4.1.5 数据传输程序 | 第42-45页 |
| 4.1.6 初始直流校正程序设计 | 第45-46页 |
| 4.1.7 动态直流校正程序设计 | 第46-47页 |
| 4.1.8 中断异常处理 | 第47-48页 |
| 4.2 阻抗检测板卡底层驱动程序设计 | 第48-53页 |
| 4.2.1 外设初始化配置 | 第49-50页 |
| 4.2.2 阻抗检测程序 | 第50-51页 |
| 4.2.3 数据传输程序 | 第51-52页 |
| 4.2.4 中断异常处理 | 第52-53页 |
| 第五章 测试 | 第53-62页 |
| 5.1 电路指标测试 | 第53-58页 |
| 5.1.1 放大倍数测试 | 第53-54页 |
| 5.1.2 共模抑制比测试 | 第54-55页 |
| 5.1.3 带宽测试 | 第55页 |
| 5.1.4 噪声测试 | 第55-56页 |
| 5.1.5 输入电压范围测试 | 第56页 |
| 5.1.6 陷波器测试 | 第56-57页 |
| 5.1.7 阻抗测试 | 第57页 |
| 5.1.8 功耗测试 | 第57-58页 |
| 5.2 脑电实验 | 第58-62页 |
| 5.2.1 MOVEP实验 | 第58-60页 |
| 5.2.2 SSVEP实验 | 第60-61页 |
| 5.2.3 多导联脑电信号采集 | 第61-62页 |
| 第六章 结论和展望 | 第62-64页 |
| 6.1 结论 | 第62页 |
| 6.2 展望 | 第62-64页 |
| 致谢 | 第64-65页 |
| 参考文献 | 第65-66页 |
| 研究成果与学术成果 | 第66-67页 |
