| 摘要 | 第1-6页 |
| Abstract | 第6-11页 |
| 第1章 绪论 | 第11-19页 |
| ·课题研究背景与意义 | 第11-12页 |
| ·国内外研究现状及发展趋势 | 第12-16页 |
| ·国外发展现状 | 第12-14页 |
| ·国内发展现状 | 第14-15页 |
| ·发展趋势总结 | 第15-16页 |
| ·论文工作及章节安排 | 第16-19页 |
| 第2章 嵌入式高性能并行处理技术研究 | 第19-41页 |
| ·引言 | 第19页 |
| ·嵌入式并行处理系统技术 | 第19-37页 |
| ·嵌入式并行处理系统平台架构 | 第19-25页 |
| ·CompactPCI 平台标准 | 第19-20页 |
| ·VPX 平台标准 | 第20-24页 |
| ·两种平台对比分析 | 第24-25页 |
| ·嵌入式处理器的发展与应用 | 第25-28页 |
| ·嵌入式处理器的分类 | 第25-27页 |
| ·嵌入式处理器应用总结 | 第27-28页 |
| ·嵌入式互联技术 | 第28-37页 |
| ·Serial RapidIO 互联总线 | 第29-32页 |
| ·PCI Express 互联总线 | 第32-36页 |
| ·互联传输总线对比分析及在信号处理系统中的应用 | 第36-37页 |
| ·嵌入式并行处理系统性能评价方法 | 第37-39页 |
| ·本章小结 | 第39-41页 |
| 第3章 OPENVPX 高性能雷达实时信号处理系统总体设计 | 第41-63页 |
| ·引言 | 第41页 |
| ·雷达信号处理系统的分析 | 第41-45页 |
| ·雷达信号处理系统特点 | 第41-42页 |
| ·雷达信号处理系统的发展趋势 | 第42-43页 |
| ·雷达信号处理系统需求分析 | 第43-45页 |
| ·OpenVPX 高性能并行处理系统总体设计 | 第45-62页 |
| ·总体架构设计 | 第45-46页 |
| ·节点通用模型设计 | 第46-49页 |
| ·基于分布式存储的异构处理节点通用结构 | 第47-48页 |
| ·I/O 节点通用结构 | 第48-49页 |
| ·互联网络的设计 | 第49-62页 |
| ·互联网络在 OpenVPX 平台的映射 | 第49-51页 |
| ·SRIO 互联网络关键技术研究 | 第51-57页 |
| ·PCIE 互联网络关键技术研究 | 第57-62页 |
| ·本章小结 | 第62-63页 |
| 第4章 OPENVPX 高性能雷达实时信号处理模块设计 | 第63-105页 |
| ·引言 | 第63页 |
| ·基于 TMS320C6678 的高性能处理模块设计 | 第63-91页 |
| ·TMS320C6678 概述 | 第63-64页 |
| ·总体设计 | 第64-66页 |
| ·硬件实现的关键技术研究 | 第66-84页 |
| ·32GB DDR3 大容量数据缓存的设计 | 第66-72页 |
| ·5Gbps 高速互联设计 | 第72-79页 |
| ·关键电源分配网络设计 | 第79-84页 |
| ·模块处理、存储、传输的分析 | 第84-89页 |
| ·处理、存储、传输的指标测试 | 第84-86页 |
| ·处理、存储、传输的带宽平衡分析 | 第86-89页 |
| ·并行处理加速比及效率的分析 | 第89-91页 |
| ·基于 BWDSP100 的高性能处理模块的设计实现 | 第91-100页 |
| ·BWDSP100 概述 | 第91-92页 |
| ·总体设计 | 第92-93页 |
| ·硬件实现的关键技术研究 | 第93-99页 |
| ·大容量 DDR2 数据缓存的设计实现 | 第94页 |
| ·高速互联设计 | 第94-96页 |
| ·关键电源分配网络设计 | 第96-99页 |
| ·模块处理、存储、传输的分析 | 第99-100页 |
| ·OpenVPX 高性能雷达实时信号处理系统的应用 | 第100-104页 |
| ·项目概述 | 第100-101页 |
| ·系统实现及指标分析 | 第101-104页 |
| ·本章小结 | 第104-105页 |
| 结论与展望 | 第105-107页 |
| 参考文献 | 第107-109页 |
| 攻读学位期间发表论文与研究成果清单 | 第109-111页 |
| 致谢 | 第111页 |
