| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 第1章 绪论 | 第9-17页 |
| ·论文背景及选题意义 | 第9-11页 |
| ·LDPC码的发展现状 | 第11-15页 |
| ·LDPC码的结构及其优化 | 第11页 |
| ·LDPC码的编码方法与硬件实现 | 第11-12页 |
| ·LDPC码的译码方法与硬件实现 | 第12-14页 |
| ·LDPC码的实际应用 | 第14-15页 |
| ·BICM编码调制及迭代检测系统 | 第15-16页 |
| ·论文的研究内容及主要结构 | 第16-17页 |
| 第2章 LDPC码的编译码算法及编译码器的参数确定 | 第17-33页 |
| ·LDPC码的二部图 | 第17-18页 |
| ·LDPC码的校验矩阵 | 第18-21页 |
| ·LDPC码校验矩阵的随机构造方式 | 第18-19页 |
| ·LDPC码校验矩阵的结构化构造方式 | 第19-21页 |
| ·LDPC码的编码算法 | 第21-24页 |
| ·基于高斯消去的编码算法 | 第21-22页 |
| ·基于近似下三角矩阵的编码算法 | 第22-23页 |
| ·LDPC码的迭代快速编码算法 | 第23-24页 |
| ·LDPC码的译码算法 | 第24-29页 |
| ·基于比特翻转的硬判决译码 | 第24页 |
| ·概率BP译码算法 | 第24-27页 |
| ·LLR BP译码算法 | 第27-28页 |
| ·UMP BP-Based译码算法(最小和译码算法) | 第28-29页 |
| ·Normalized BP-Based译码算法 | 第29页 |
| ·编译码器校验矩阵的确定 | 第29页 |
| ·编译码算法的确定 | 第29-31页 |
| ·码长的确定 | 第31页 |
| ·译码器迭代次数的确定 | 第31-32页 |
| ·本章小结 | 第32-33页 |
| 第3章 LDPC码编译码器的设计与实现 | 第33-48页 |
| ·LDPC码编译码器的软硬件设计实现平台 | 第33-34页 |
| ·数字信号处理器件及TMS320C6747系列DSP简介 | 第33-34页 |
| ·DSP开发软件CCS简介 | 第34页 |
| ·LDPC码编译码器的系统软硬件平台结构 | 第34-35页 |
| ·LDPC码编译码器的系统软件平台结构 | 第34-35页 |
| ·LDPC码编译码器的系统硬件平台结构 | 第35页 |
| ·LDPC码编码器的DSP实现 | 第35-39页 |
| ·QC-LDPC码校验矩阵的存储方式 | 第35-37页 |
| ·编码算法的DSP实现与测试 | 第37-39页 |
| ·LDPC码译码器的DSP实现 | 第39-46页 |
| ·译码器硬件实现结构的确定 | 第39-42页 |
| ·BP译码算法的DSP实现与测试 | 第42-46页 |
| ·本章小结 | 第46-48页 |
| 第4章 系统测试 | 第48-52页 |
| ·系统的测试理论模型 | 第48页 |
| ·测试系统的设计与实现 | 第48-50页 |
| ·测试结果及分析 | 第50-51页 |
| ·本章小结 | 第51-52页 |
| 结论 | 第52-54页 |
| 参考文献 | 第54-59页 |
| 攻读硕士期间发表论文和取得的科研成果 | 第59-60页 |
| 致谢 | 第60页 |
