| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第1章 绪论 | 第10-15页 |
| ·研究背景 | 第10-11页 |
| ·LDPC 信道编码发展现状 | 第11-12页 |
| ·数字调制技术研究现状 | 第12-13页 |
| ·论文主要内容及安排 | 第13-15页 |
| 第2章 数字通信系统原理介绍 | 第15-23页 |
| ·LDPC 信道编译码原理 | 第15-17页 |
| ·LDPC 编码 | 第15-16页 |
| ·LDPC 译码 | 第16-17页 |
| ·QPSK 调制原理 | 第17-19页 |
| ·QPSK 解调原理 | 第19-22页 |
| ·匹配滤波器 | 第20-21页 |
| ·科斯塔斯环 | 第21-22页 |
| ·本章小结 | 第22-23页 |
| 第3章 低码率 QC-LDPC 码构造 | 第23-33页 |
| ·低码率 LDPC 码构造研究背景 | 第23页 |
| ·QCARA 结构的 LDPC 码构造方案 | 第23-30页 |
| ·扩展原模图校验矩阵构造 | 第24-27页 |
| ·QC-ACE 优化搜索算法 | 第27-29页 |
| ·1/6 码率(12288,2048)LDPC 码参数设计 | 第29-30页 |
| ·QCARA 结构 LDPC 码仿真及其性能分析 | 第30-32页 |
| ·本章小结 | 第32-33页 |
| 第4章 高动态载波同步技术研究 | 第33-47页 |
| ·载波同步概述 | 第33页 |
| ·锁相环 | 第33-37页 |
| ·锁相环路基本结构 | 第33-35页 |
| ·环路的捕获性能 | 第35-36页 |
| ·科斯塔斯环 | 第36-37页 |
| ·载波同步改进结构 | 第37-43页 |
| ·锁频环 | 第38-40页 |
| ·改进型 Costas 环 | 第40-42页 |
| ·环路滤波器 | 第42-43页 |
| ·改进型二阶锁频环辅助三阶锁相环性能仿真及分析 | 第43-46页 |
| ·本章小结 | 第46-47页 |
| 第5章 LDPC 编码 QPSK 解调接收系统硬件平台实现 | 第47-62页 |
| ·硬件平台介绍 | 第47-48页 |
| ·数字接收系统通信链路核心模块设计 | 第48-56页 |
| ·LDPC 编码模块 | 第48-49页 |
| ·成形滤波模块 | 第49-50页 |
| ·数字变频模块 | 第50-52页 |
| ·载波同步模块 | 第52-55页 |
| ·相位模糊纠正模块 | 第55-56页 |
| ·数字通信系统硬件实现 | 第56-61页 |
| ·FPGA 系统建模及时序测试 | 第56-60页 |
| ·硬件系统设计方案性能分析 | 第60-61页 |
| ·本章小结 | 第61-62页 |
| 第6章 总结 | 第62-63页 |
| 致谢 | 第63-64页 |
| 参考文献 | 第64-67页 |
| 附录 | 第67页 |