| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·课题研究背景 | 第7-8页 |
| ·超高速 ADC/DAC 的发展 | 第7页 |
| ·高速 I/O 接口电路 | 第7-8页 |
| ·国内外相关研究 | 第8-9页 |
| ·本文的主要工作 | 第9-10页 |
| ·论文结构 | 第10-11页 |
| 第二章 高速接口电路概述 | 第11-23页 |
| ·高速信号完整性研究 | 第11-14页 |
| ·信号反射 | 第11-12页 |
| ·串扰 | 第12-13页 |
| ·电平波动 | 第13页 |
| ·EMI 噪声 | 第13-14页 |
| ·介质损耗与衰减 | 第14页 |
| ·I/O 接口概述 | 第14页 |
| ·接口电路的实现方式 | 第14-19页 |
| ·并行传输和串行传输 | 第14-16页 |
| ·单端信号和差分信号 | 第16-17页 |
| ·电压模式和电流模式 | 第17-19页 |
| ·典型的高速接口电路 | 第19-22页 |
| ·TTL 和 CMOS | 第19页 |
| ·ECL | 第19-20页 |
| ·LVDS | 第20-21页 |
| ·CML | 第21-22页 |
| ·本章小结 | 第22-23页 |
| 第三章 高速CML接口电路的总体设计和关键技术 | 第23-31页 |
| ·CML 高速串行接口电路的总体设计与分析 | 第23-24页 |
| ·加扰和解扰 | 第24-26页 |
| ·加扰和解扰 | 第24-25页 |
| ·PRBS 简介 | 第25-26页 |
| ·数据与时钟自对准电路 | 第26-29页 |
| ·数据与时钟自对准电路的作用 | 第26-27页 |
| ·数据与时钟自对准电路的实现 | 第27-29页 |
| ·多通道之间的同步电路 | 第29-30页 |
| ·本章小结 | 第30-31页 |
| 第四章 单片集成CML接口电路的设计与实现 | 第31-53页 |
| ·单片集成 CML 接口电路的总体结构 | 第31-33页 |
| ·设计目标 | 第31页 |
| ·整体电路结构 | 第31-32页 |
| ·设计原理 | 第32-33页 |
| ·单片集成 CML 接口电路的原理图设计 | 第33-42页 |
| ·数据与时钟自对准模块 | 第34-39页 |
| ·异或门 | 第39-40页 |
| ·同步检测电路 | 第40-41页 |
| ·LVDS 低速端口驱动器 | 第41-42页 |
| ·CML 高速端口驱动器 | 第42页 |
| ·单片集成 CML 接口电路的原理图仿真 | 第42-47页 |
| ·自对准电路的仿真 | 第42-45页 |
| ·同步检测电路仿真 | 第45-46页 |
| ·LVDS 低速端口驱动电路仿真 | 第46-47页 |
| ·CML 高速端口驱动器仿真 | 第47页 |
| ·单片集成 CML 接口电路的版图设计 | 第47-49页 |
| ·单片集成 CML 接口电路的测试 | 第49-51页 |
| ·本章小结 | 第51-53页 |
| 第五章 应用于超高速ADC/DAC中的CML接口电路的设计 | 第53-63页 |
| ·集成于超高速 ADC 中的 CML 驱动器 | 第53-58页 |
| ·CML 驱动器的总体结构 | 第53-54页 |
| ·CML 驱动器的电路设计与仿真 | 第54-58页 |
| ·集成于超高速 DAC 中的 CML 接收器 | 第58-62页 |
| ·CML 接收器的总体结构 | 第58-59页 |
| ·CML 接收器的电路设计与仿真 | 第59-62页 |
| ·本章小结 | 第62-63页 |
| 第六章 总结与展望 | 第63-65页 |
| 参考文献 | 第65-68页 |
| 致谢 | 第68-69页 |