高速低功耗静态随机存储器设计与验证
| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-10页 |
| 1 引言 | 第10-14页 |
| ·研究背景和意义 | 第10页 |
| ·研究现状 | 第10-11页 |
| ·研究内容 | 第11-12页 |
| ·论文组织结构 | 第12-14页 |
| 2 静态随机存储器结构 | 第14-24页 |
| ·静态随机存储器基本框架 | 第14-17页 |
| ·静态随机存储器工作原理 | 第17-18页 |
| ·静态随机存储器存储单元分析 | 第18-24页 |
| ·稳定性分析 | 第19-22页 |
| ·读电流分析 | 第22页 |
| ·泄漏电流分析 | 第22-24页 |
| 3 静态随机存储器低功耗设计 | 第24-40页 |
| ·功耗分析 | 第24-29页 |
| ·功耗优化技术分析 | 第24-26页 |
| ·DBL技术和DWL技术 | 第26-28页 |
| ·阈值电压对功耗的影响 | 第28-29页 |
| ·低功耗电路设计 | 第29-38页 |
| ·整体结构设计 | 第29-30页 |
| ·原理图设计 | 第30-36页 |
| ·版图设计 | 第36-38页 |
| ·小结 | 第38-40页 |
| 4 静态随机存储器高速设计 | 第40-72页 |
| ·基本理论 | 第40-41页 |
| ·基本延时计算 | 第41-44页 |
| ·MOSFET延时的分析 | 第42页 |
| ·反相器延时 | 第42-43页 |
| ·互连线延时 | 第43-44页 |
| ·电路延时分析 | 第44-49页 |
| ·整体电路时序分析 | 第44-47页 |
| ·具体单元时序分析 | 第47-49页 |
| ·电路结构优化 | 第49-58页 |
| ·存储单元阵列的分块数(Bank) | 第49-50页 |
| ·数据位等其他因素分析 | 第50-51页 |
| ·结构选择及仿真数据分析 | 第51-58页 |
| ·小结 | 第58页 |
| ·电路优化与验证 | 第58-69页 |
| ·译码单元优化 | 第59-62页 |
| ·灵敏放大器优化 | 第62-66页 |
| ·Tracking Path优化 | 第66-69页 |
| ·小结 | 第69页 |
| ·流片测试结果 | 第69-72页 |
| 5 结论 | 第72-74页 |
| 参考文献 | 第74-76页 |
| 作者简历 | 第76-80页 |
| 学位论文数据集 | 第80页 |