基于FPGA的QPSK中频接收机的研究与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·研究背景 | 第7页 |
| ·数字调制解调技术的发展现状 | 第7-9页 |
| ·主要技术指标 | 第9-10页 |
| ·章节安排 | 第10-11页 |
| 第二章 系统概述 | 第11-15页 |
| ·项目介绍 | 第11-12页 |
| ·主要技术指标 | 第12页 |
| ·方案的选取 | 第12-14页 |
| ·本章小结 | 第14-15页 |
| 第三章 QPSK 解调系统中同步技术研究与仿真 | 第15-31页 |
| ·同步不确定性的来源 | 第15-16页 |
| ·载波同步方案的设计 | 第16-23页 |
| ·数字 Costas 锁相环原理 | 第16-19页 |
| ·载波同步的软件仿真 | 第19-23页 |
| ·位同步方案的设计 | 第23-25页 |
| ·帧同步方案的设计与仿真 | 第25-30页 |
| ·帧同步原理 | 第25-28页 |
| ·帧同步性能分析[6] | 第28-30页 |
| ·本章小结 | 第30-31页 |
| 第四章 系统硬件模块设计与实现 | 第31-51页 |
| ·FPGA 的简单介绍 | 第31-32页 |
| ·硬件平台 | 第32-35页 |
| ·关键芯片介绍 | 第33-35页 |
| ·解调模块设计 | 第35-37页 |
| ·FIR 数字滤波器的设计与实现 | 第37-39页 |
| ·数字滤波器的 MATLAB 设计 | 第37-38页 |
| ·FIR 滤波器的硬件实现 | 第38-39页 |
| ·IIR 数字滤波器的设计与实现 | 第39-40页 |
| ·同步与 VITERBI 译码的实现 | 第40-49页 |
| ·载波同步的实现 | 第41-42页 |
| ·位同步模块的实现 | 第42-44页 |
| ·VITERBI 译码模块的实现 | 第44-46页 |
| ·帧同步模块的实现 | 第46-49页 |
| ·本章小结 | 第49-51页 |
| 第五章 QPSK 接收机系统的性能测试 | 第51-57页 |
| ·测试框图 | 第51页 |
| ·测试环境 | 第51-53页 |
| ·测试过程 | 第53-54页 |
| ·测试结果记录 | 第54-55页 |
| ·本章小结 | 第55-57页 |
| 第六章 结束语 | 第57-59页 |
| 致谢 | 第59-61页 |
| 参考文献 | 第61-63页 |
