| 摘要 | 第1-6页 |
| ABSTRACT | 第6-13页 |
| 第一章 绪论 | 第13-17页 |
| ·研究背景 | 第13-15页 |
| ·研究现状 | 第15页 |
| ·研究内容与意义 | 第15-16页 |
| ·本论文的结构 | 第16-17页 |
| 第二章 协议分析与技术介绍 | 第17-32页 |
| ·FCoE 协议 | 第17-21页 |
| ·FCoE 层次映射 | 第17-18页 |
| ·ENode 功能模型 | 第18-19页 |
| ·FCoE 帧格式 | 第19-20页 |
| ·地址分配机制 | 第20-21页 |
| ·融合增强型以太网 | 第21-23页 |
| ·基于暂停帧的流控机制 | 第21-22页 |
| ·基于优先级的流控机制 | 第22-23页 |
| ·DMA 技术介绍 | 第23-24页 |
| ·PCI Express 总线介绍 | 第24-31页 |
| ·PCI Express 总线的优点 | 第25-26页 |
| ·PCI Express 传输事务层 | 第26-29页 |
| ·PCI Express 设备硬件启动过程 | 第29-31页 |
| ·本章小结 | 第31-32页 |
| 第三章 设计方案 | 第32-41页 |
| ·CNA 功能分析 | 第32-33页 |
| ·CNA 总体框架 | 第33-34页 |
| ·实现方案及选型 | 第34-40页 |
| ·FPGA 选型和 PCI Express Hard IP 配置 | 第34-35页 |
| ·FCoE 接口实现方案 | 第35-37页 |
| ·DMA 模块实现方案 | 第37-40页 |
| ·本章小结 | 第40-41页 |
| 第四章 CNA 硬件逻辑的 FPGA 实现 | 第41-55页 |
| ·FCoE 接口设计 | 第41-46页 |
| ·RS 层 | 第41-44页 |
| ·无损以太网 MAC 层实现 | 第44-46页 |
| ·DMA 控制器逻辑设计 | 第46-54页 |
| ·缓存接口与读写流程设计 | 第46-47页 |
| ·PCIe 数据接口逻辑设计 | 第47-51页 |
| ·中断控制逻辑设计 | 第51-53页 |
| ·DMA 寄存器控制逻辑设计 | 第53-54页 |
| ·本章小结 | 第54-55页 |
| 第五章 仿真与调试 | 第55-73页 |
| ·CNA 功能仿真 | 第55-63页 |
| ·仿真模型 | 第55-56页 |
| ·DMA 仿真 | 第56-61页 |
| ·FCoE 接口仿真 | 第61-63页 |
| ·下板调试内容 | 第63-69页 |
| ·软硬件联合调试 | 第69-72页 |
| ·本章小结 | 第72-73页 |
| 第六章 结论与展望 | 第73-74页 |
| ·本文小结 | 第73页 |
| ·未来工作展望 | 第73-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-77页 |
| 攻硕期间取得的研究成果 | 第77-78页 |