| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第1章 绪论 | 第9-15页 |
| ·电子式互感器合并单元的研究背景及其意义 | 第9-10页 |
| ·国内外研究动态 | 第10-13页 |
| ·课题主要研究内容 | 第13-15页 |
| 第2章 电子式互感器合并单元的设计标准 | 第15-19页 |
| ·合并单元的定义 | 第15页 |
| ·合并单元的功能及其特点 | 第15-17页 |
| ·合并单元的通信协议 | 第17-18页 |
| ·本章小结 | 第18-19页 |
| 第3章 电子式互感器合并单元的硬件设计 | 第19-28页 |
| ·硬件设计方案 | 第19-21页 |
| ·主要器件选型分析 | 第21-22页 |
| ·数据处理器选型 | 第21-22页 |
| ·数据采集与传输器件选型 | 第22页 |
| ·硬件电路设计与调试心得 | 第22-27页 |
| ·DSP 核心电路 | 第22-24页 |
| ·FPGA 控制电路 | 第24-25页 |
| ·AD 采集电路 | 第25页 |
| ·以太网通信电路 | 第25-26页 |
| ·功能扩展电路 | 第26-27页 |
| ·本章小结 | 第27-28页 |
| 第4章 电子式互感器合并单元的软件设计 | 第28-43页 |
| ·同步功能模块 | 第28-31页 |
| ·同步方法介绍 | 第28-30页 |
| ·同步功能软件设计 | 第30-31页 |
| ·数据接收与解析模块 | 第31-35页 |
| ·IEC60044-8 标准规定的曼彻斯特编码 | 第32页 |
| ·IEC60044-8 标准规定的 FT3 通用帧结构 | 第32-33页 |
| ·数据解码方法介绍 | 第33-35页 |
| ·数据处理模块 | 第35-38页 |
| ·数据输出模块 | 第38-41页 |
| ·参数设置模块 | 第41-42页 |
| ·本章小结 | 第42-43页 |
| 第5章 电子式互感器合并单元性能测试 | 第43-52页 |
| ·测试软件介绍 | 第43-44页 |
| ·同步采样测试 | 第44-45页 |
| ·同步采样测试方法 | 第44-45页 |
| ·同步采样测试结果分析 | 第45页 |
| ·通信数据帧验证 | 第45-47页 |
| ·通信数据帧验证方法 | 第45-46页 |
| ·通信数据帧验证结果分析 | 第46-47页 |
| ·采样准确性测试 | 第47-49页 |
| ·采样准确性测试方法 | 第47-49页 |
| ·采集准确性测试结果分析 | 第49页 |
| ·采样值传输性能测试 | 第49-51页 |
| ·采样值传输性能测试方法 | 第49-50页 |
| ·采样值传输性能测试结果分析 | 第50-51页 |
| ·本章小结 | 第51-52页 |
| 第6章 结论 | 第52-54页 |
| 参考文献 | 第54-57页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第57-58页 |
| 致谢 | 第58页 |