| 摘要 | 第1-6页 |
| Abstract | 第6-8页 |
| 目录 | 第8-10页 |
| 第1章 绪论 | 第10-14页 |
| ·研究背景 | 第10页 |
| ·国内外研究现状 | 第10-11页 |
| ·研究目标与内容 | 第11-12页 |
| ·论文结构 | 第12-14页 |
| 第2章 CPCI总线及FPGA技术概述 | 第14-28页 |
| ·CPCI简介 | 第14页 |
| ·CPCI总线的特点 | 第14-16页 |
| ·FPGA技术 | 第16-23页 |
| ·FPGA基本结构 | 第17-18页 |
| ·FPGA设计流程 | 第18-21页 |
| ·Xilinx公司FPGA开发环境ISE | 第21-23页 |
| ·Verilog HDL硬件描述语言 | 第23-28页 |
| ·HDL硬件描述语言 | 第23页 |
| ·Verilog HDL简介 | 第23-24页 |
| ·Verilog HDL设计方法 | 第24-25页 |
| ·verilog HDL语言中的变量类型和赋值方式 | 第25-28页 |
| 第3章 CPCI数据译码系统设计与实现 | 第28-46页 |
| ·CPCI数据译码系统设计方案 | 第28-30页 |
| ·器件选择 | 第30-34页 |
| ·FPGA芯片选择 | 第30-32页 |
| ·FPGA配置FLASH芯片选择 | 第32页 |
| ·CPCI桥选择 | 第32-33页 |
| ·电源管理芯片选择 | 第33-34页 |
| ·电路设计 | 第34-39页 |
| ·电路设计工具 | 第34页 |
| ·顶层原理图设计 | 第34-35页 |
| ·各模块设计 | 第35-39页 |
| ·制板 | 第39-40页 |
| ·应用软件 | 第40-46页 |
| ·中断处理程序 | 第41-42页 |
| ·文件存储及数据库管理程序 | 第42-44页 |
| ·应用软件按钮功能 | 第44-46页 |
| 第4章 E1分路采集项目的FPGA实现 | 第46-60页 |
| ·E1分路采集项目的FPGA顶层设计 | 第46-47页 |
| ·E1分路采集项目的帧同步 | 第47-50页 |
| ·E1分路采集项目的分路模块 | 第50-52页 |
| ·E1分路采集项目的HDLC封包 | 第52-60页 |
| ·采用IP CORE生成的封包缓冲FIFO | 第53-56页 |
| ·HDLC帧标识符插入组件 | 第56-60页 |
| 第5章 系统功能仿真与调试 | 第60-66页 |
| ·E1分路采集项目功能仿真 | 第60-63页 |
| ·设备板级调试 | 第63-65页 |
| ·小结 | 第65-66页 |
| 第6章 结束语 | 第66-68页 |
| ·总结 | 第66-67页 |
| ·展望 | 第67-68页 |
| 参考文献 | 第68-72页 |
| 致谢 | 第72页 |