摘要 | 第1-4页 |
ABSTRACT | 第4-5页 |
目录 | 第5-8页 |
第一章 绪论 | 第8-12页 |
·研究背景与意义 | 第8页 |
·单片机的发展状况 | 第8-9页 |
·研究内容及实现手段 | 第9-10页 |
·本文研究内容 | 第9页 |
·VHDL语言特点 | 第9-10页 |
·采用FPGA的设计验证手段 | 第10页 |
·MCS-51指令系统简介 | 第10-11页 |
·论文的结构层次及简要介绍 | 第11-12页 |
第二章 MCS-51 CORE的整体设计 | 第12-18页 |
·MCS-51 CORE的整体层次框图 | 第12-13页 |
·指令的执行时序 | 第13-14页 |
·总线的构造 | 第14页 |
·资源的定义与命名 | 第14-17页 |
·时钟信号的定义 | 第14页 |
·复位信号的定义 | 第14页 |
·各个寄存器对总线的读写控制使能 | 第14-15页 |
·RAM地址寄存器数据源使能 | 第15页 |
·指令译码器输出控制线名称定义 | 第15-16页 |
·各个寄存器全局名称 | 第16-17页 |
·各个寄存器内部名称 | 第17页 |
·本章小结 | 第17-18页 |
第三章 MCS-51 CORE的分模块设计 | 第18-23页 |
·顶层模块布局 | 第18-19页 |
·SFRG模块设计 | 第19-20页 |
·模块资源的说明 | 第19页 |
·统一编址寄存器读写示例代码 | 第19-20页 |
·RAM模块设计 | 第20-21页 |
·ROM模块设计 | 第21页 |
·TC模块设计 | 第21-22页 |
·模块功能说明 | 第21-22页 |
·状态机信号生成示例代码 | 第22页 |
·本章小结 | 第22-23页 |
第四章 MCS-51 CORE的CORE模块设计 | 第23-35页 |
·CORE模块整体布局 | 第23-24页 |
·RAM控制器的设计 | 第24-26页 |
·RAM控制器模块功能说明 | 第24-25页 |
·RAM寄存器地址形成电路示例代码 | 第25-26页 |
·指令译码器(INSTRUCTIONDECODER)的设计 | 第26-29页 |
·指令译码器的原理示意图 | 第26-27页 |
·指令执行的微操作说明 | 第27页 |
·指令译码器中具有代表性的示例代码 | 第27-29页 |
·算术逻辑运算单元(ALU)的设计 | 第29-31页 |
·算术逻辑单元的原理图设计 | 第29-30页 |
·算术逻辑运算单元中的示例代码 | 第30-31页 |
·位操作的实现 | 第31-34页 |
·位操作电路的原理示意图 | 第31-32页 |
·位操作的示例代码 | 第32-34页 |
·本章小结 | 第34-35页 |
第五章 CORE模块中重要寄存器的设计 | 第35-42页 |
·PC寄存器的设计 | 第35-37页 |
·PC寄存器的结构框图 | 第35-36页 |
·PC寄存器的示例代码 | 第36-37页 |
·STACK堆栈寄存器的设计 | 第37-38页 |
·stack堆栈指针寄存器的功能介绍 | 第37-38页 |
·stack堆栈指针寄存器的示例代码 | 第38页 |
·指令寄存器的设计 | 第38-39页 |
·指令寄存器的功能介绍 | 第38-39页 |
·指令寄存器实现的示例代码 | 第39页 |
·PCAA寄存器的设计 | 第39-40页 |
·pcaa寄存器的功能介绍 | 第39-40页 |
·pcaa寄存器实现的示例代码 | 第40页 |
·ROM地址形成电路设计 | 第40-41页 |
·ROM地址形成电路功能 | 第41页 |
·ROM地址选择电路示例代码 | 第41页 |
·本章总结 | 第41-42页 |
第六章 指令的测试与分析 | 第42-49页 |
·MCS-51 CORE设计的相关问题 | 第42页 |
·FPGA的资源分配情况 | 第42-43页 |
·已实现的指令 | 第43页 |
·典型指令测试 | 第43-48页 |
·部分移位指令测试 | 第43-45页 |
·部分跳转指令测试 | 第45-46页 |
·部分逻辑运算指令测试 | 第46-47页 |
·部分位操作指令测试 | 第47-48页 |
·本章小结 | 第48-49页 |
第七章 总结与展望 | 第49-51页 |
·论文总结 | 第49-50页 |
·研究课题展望 | 第50-51页 |
参考文献 | 第51-54页 |
附录 | 第54-58页 |
致谢 | 第58-59页 |
攻读学位期间主要的研究成果 | 第59页 |