基于FLASH的大容量记录器的设计
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 绪论 | 第8-21页 |
| ·引言 | 第8页 |
| ·大容量数据记录技术的发展与研究现状 | 第8-18页 |
| ·国外现状 | 第8-14页 |
| ·国外大容量记录器技术发展趋势 | 第14-16页 |
| ·国内现状 | 第16-18页 |
| ·需求分析 | 第18-20页 |
| ·本课题的研究及应用目标 | 第20页 |
| ·论文结构安排 | 第20-21页 |
| 第二章 系统方案设计 | 第21-31页 |
| ·大容量记录器的系统构成及工作原理 | 第21-22页 |
| ·存储芯片的选型 | 第22-24页 |
| ·FPGA技术的应用 | 第24-26页 |
| ·高速FIFO的使用 | 第26-27页 |
| ·流水线和并行扩展技术的应用 | 第27-28页 |
| ·可编程采样率的实现 | 第28-31页 |
| 第三章 系统硬件设计 | 第31-44页 |
| ·信号采集卡的设计 | 第31-37页 |
| ·信号调理模块的设计 | 第31-33页 |
| ·帧结构数据存储模块的设计 | 第33页 |
| ·ADC采集模块的设计 | 第33-36页 |
| ·主控制器及其配置模块的设计 | 第36页 |
| ·电源调理模块的设计 | 第36-37页 |
| ·存储卡的设计 | 第37页 |
| ·主控卡的设计 | 第37-44页 |
| ·USB接口芯片的选择 | 第38-42页 |
| ·硬件实现方案 | 第42-44页 |
| 第四章 FPGA内部逻辑的设计 | 第44-67页 |
| ·设计流程 | 第45-47页 |
| ·主控卡FPGA内部模块的设计 | 第47-54页 |
| ·主控卡顶层原理图的设计 | 第47-48页 |
| ·FIFO模块的设计 | 第48-49页 |
| ·地址推动模块的设计 | 第49页 |
| ·读FIFO模块时序设计 | 第49-50页 |
| ·写FIFO模块时序设计 | 第50-51页 |
| ·信号卡地址的分配 | 第51-52页 |
| ·存储单元地址的分配 | 第52-53页 |
| ·启动时序的设计 | 第53-54页 |
| ·采集卡FPGA内部模块的设计 | 第54-61页 |
| ·采集卡顶层原理图的设计 | 第54-55页 |
| ·FIFO模块的设计 | 第55-56页 |
| ·A/D采集控制时序的设计 | 第56-58页 |
| ·帧结构数据的写入与读出时序 | 第58-61页 |
| ·存储卡FPGA内部模块的设计 | 第61-67页 |
| 第五章 结论与展望 | 第67-73页 |
| ·研制总结 | 第67-70页 |
| ·测试结果 | 第67-69页 |
| ·本文的创新点 | 第69-70页 |
| ·下一步的工作展望 | 第70-72页 |
| ·提高存储容量 | 第70-71页 |
| ·数据输入方式的改进 | 第71页 |
| ·纠错编码译码技术的应用 | 第71-72页 |
| ·结束语 | 第72-73页 |
| 参考文献 | 第73-76页 |
| 致谢 | 第76-77页 |
| 攻读硕士学位期间发表的学术论文及所取得的研究成果 | 第77页 |
