基于DDS和PLL技术的数字调频源的研制
摘要 | 第1-5页 |
ABSTRACT | 第5-9页 |
第一章 绪论 | 第9-15页 |
·频率合成概述 | 第9-12页 |
·直接式频率合成 | 第9页 |
·间接式频率合成 | 第9-10页 |
·直接数字频率合成 | 第10-11页 |
·频率合成主要技术指标 | 第11-12页 |
·调制的基本概念 | 第12-14页 |
·数字调制技术的发展 | 第13页 |
·现代数字调制技术的特点 | 第13-14页 |
·课题简介 | 第14页 |
·本论文的主要工作和意义 | 第14-15页 |
第二章 直接数字频率合成(DDS)的基本原理 | 第15-29页 |
·基本工作原理 | 第15-17页 |
·DDS的结构 | 第17-18页 |
·相位累加器 | 第17页 |
·正弦查询表 | 第17-18页 |
·数模转换器DAC | 第18页 |
·DDS的频谱分析 | 第18-23页 |
·理想DDS的条件及频谱 | 第18-21页 |
·DDS的杂散及相位噪声分析 | 第21-23页 |
·DDS的特点及应用 | 第23-24页 |
·DDS用于调制的原理及特点 | 第24-25页 |
·DDS用于调制的原理 | 第24-25页 |
·DDS用于调制的特点 | 第25页 |
·DDS用于实现各种调制的原理介绍 | 第25-29页 |
·用DDS实现FM,PM和AM | 第26页 |
·用DDS实现FSK,MSK和GMSK | 第26-29页 |
第三章 锁相环频率合成(PLL)的基本原理 | 第29-43页 |
·锁相环路的组成及工作原理 | 第29-34页 |
·鉴相器(PD) | 第29-30页 |
·环路滤波器(LF) | 第30-31页 |
·电压控制振荡器(VCO) | 第31-32页 |
·锁相环路的相位模型和动态方程 | 第32-34页 |
·锁相环路的性能分析 | 第34-40页 |
·锁相环路的非线性跟踪性能 | 第34-35页 |
·锁相环路的捕获性能 | 第35页 |
·锁相环路的噪声性能 | 第35-39页 |
·锁相环路的稳定性 | 第39-40页 |
·锁相环频率合成 | 第40-43页 |
·基本锁相环频率合成器 | 第40-41页 |
·变模分频合成器 | 第41-43页 |
第四章 DDS激励PLL频率合成的分析 | 第43-51页 |
·DDS+PLL频率合成方案 | 第43-46页 |
·DDS直接激励PLL | 第43-44页 |
·DDS与PLL环外混频 | 第44页 |
·PLL内嵌DDS混频 | 第44-45页 |
·DDS作为PLL的小数分频器 | 第45-46页 |
·DDS+PLL频率合成性能分析 | 第46-51页 |
·DDS+PLL系统的频谱 | 第46-47页 |
·DDS+PLL系统的相位噪声 | 第47-49页 |
·DDS+PLL系统的杂散 | 第49-50页 |
·DDS+PLL系统的跳频时间 | 第50-51页 |
第五章 FSK数字调制器方案的设计与实现 | 第51-82页 |
·项目的指标及功能要求 | 第51页 |
·方案设计与论证 | 第51-54页 |
·方案原理框图及工作原理 | 第51-52页 |
·方案可行性论证 | 第52-54页 |
·PLL本振电路的设计与实现 | 第54-59页 |
·频率合成芯片性能 | 第54-55页 |
·PLL本振电路的设计 | 第55-59页 |
·DDS激励PLL的FSK调制器的设计与实现 | 第59-71页 |
·DDS芯片性能 | 第59-62页 |
·DDS电路的设计 | 第62-68页 |
·DDS PCB设计时应考虑的问题 | 第68-69页 |
·DDS电路的调试 | 第69页 |
·PLL倍频电路的设计与实现 | 第69-71页 |
·控制模块的设计与实现 | 第71-76页 |
·单片机芯片的选择及主要性能 | 第71-73页 |
·硬件电路设计与实现过程 | 第73-74页 |
·软件设计 | 第74-76页 |
·测试数据及分析结果 | 第76-82页 |
·PLL本振电路的测试结果 | 第76-77页 |
·DDS电路的测试结果 | 第77-79页 |
·DDS+PLL模块输出信号测试结果 | 第79-82页 |
结束语 | 第82-83页 |
致谢 | 第83-84页 |
参考文献 | 第84-86页 |
附录 | 第86-87页 |
硕士期间取得的研究成果 | 第87页 |