锁相环频率合成器建模、设计与实现
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 1 绪论 | 第9-18页 |
| ·选题背景 | 第9-10页 |
| ·锁相环频率合成器的发展动态 | 第10-13页 |
| ·锁相环频率合成器基础 | 第13-15页 |
| ·PLL频率合成器性能指标 | 第15-17页 |
| ·本论文的结构 | 第17-18页 |
| 2 锁相环频率合成器的数学模型及系统设计理论 | 第18-37页 |
| ·电荷泵锁相环频率合成器的线性模型 | 第19-30页 |
| ·锁相环频率合成器噪声模型 | 第30-36页 |
| ·本章小结 | 第36-37页 |
| 3 电荷泵锁相环各模块设计理论及电路实现 | 第37-74页 |
| ·鉴相器 | 第37-47页 |
| ·电荷泵 | 第47-59页 |
| ·压控振荡器 | 第59-73页 |
| ·本章小结 | 第73-74页 |
| 4 高性能CMOS 分频器的设计 | 第74-87页 |
| ·双模分频器 | 第74-81页 |
| ·分频器基本单元—高速D触发器的设计 | 第81-84页 |
| ·相位开关分频器 | 第84-86页 |
| ·本章小结 | 第86-87页 |
| 5 锁相环频率合成器的设计 | 第87-128页 |
| ·锁相环频率合成器的设计指标及一般设计步骤 | 第87-89页 |
| ·锁相环频率合成器系统参数的确定 | 第89-92页 |
| ·数学模型建模与仿真 | 第92-95页 |
| ·行为级模型建模与仿真 | 第95-96页 |
| ·锁相环频率合成器模块电路晶体管级设计与仿真 | 第96-121页 |
| ·锁相环频率合成器的系统仿真考虑和前仿真 | 第121-124页 |
| ·带版图寄生参数PLL频率合成器电路的后仿真 | 第124-127页 |
| ·本章小结 | 第127-128页 |
| 6 锁相环倍频器的设计 | 第128-146页 |
| ·锁相环倍频器系统设计 | 第128-130页 |
| ·锁相环倍频器各部件的具体设计 | 第130-142页 |
| ·锁相环倍频器系统仿真 | 第142-144页 |
| ·本章小结 | 第144-146页 |
| 7 全文总结和未来的工作 | 第146-148页 |
| 致谢 | 第148-149页 |
| 参考文献 | 第149-160页 |
| 附录1 攻读博士学位期间发表论文的目录 | 第160页 |
