4位MCU VERILOG软核设计
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 绪论 | 第8-12页 |
| ·缘起 | 第8-9页 |
| ·设计方法特点 | 第8页 |
| ·研究目的 | 第8-9页 |
| ·集成电路设计方法的比较 | 第9-11页 |
| ·芯片反向设计 | 第9页 |
| ·ASIC电路设计 | 第9-10页 |
| ·SoC电路设计 | 第10-11页 |
| ·可重用设计 | 第11-12页 |
| 第二章 软核设计流程 | 第12-19页 |
| ·一般设计过程组成 | 第12页 |
| ·基于RTL的设计方法和流程 | 第12-17页 |
| ·系统构架和规范的建立 | 第13页 |
| ·功能设计规范 | 第13-14页 |
| ·编码设计 | 第14页 |
| ·验证 | 第14-16页 |
| ·逻辑综合 | 第16-17页 |
| ·基于工具的RTL设计流程 | 第17-19页 |
| 第三章 软核设计 | 第19-43页 |
| ·概述 | 第19-20页 |
| ·软核主要组织特点 | 第19-20页 |
| ·管脚说明 | 第20页 |
| ·寄存器定义 | 第20-24页 |
| ·CPU功能模块 | 第24-27页 |
| ·模块结构描述 | 第27页 |
| ·各模块结构描述 | 第27-40页 |
| ·序列状态机模块（SEQUENCER.V） | 第27-32页 |
| ·数据通道模块（DATAPATH.V） | 第32-35页 |
| ·总线控制模块：BUSCON.V | 第35-36页 |
| ·定时器 | 第36-39页 |
| ·看门狗定时器模块 | 第39页 |
| ·波形产生器模块：CARR.V | 第39-40页 |
| ·时钟产生器模块：STOP_CLK.V | 第40页 |
| ·程序存储器：ROM.V | 第40页 |
| ·数据存储器：RAM.V | 第40页 |
| ·时序图 | 第40-41页 |
| ·内部寄存器复位状态 | 第41-43页 |
| 第四章 指令集 | 第43-54页 |
| ·指令 | 第43页 |
| ·符号 | 第43-44页 |
| ·指令类型 | 第44-49页 |
| ·寄存器间传递指令 | 第44-45页 |
| ·RAM地址指令 | 第45页 |
| ·RAM与寄存器间传递指令 | 第45页 |
| ·算术操作指令 | 第45-46页 |
| ·位操作指令 | 第46页 |
| ·比较操作指令 | 第46页 |
| ·跳转指令 | 第46-47页 |
| ·子程序调用指令 | 第47页 |
| ·定时器操作指令 | 第47-48页 |
| ·输入/输出指令 | 第48页 |
| ·载波控制操作指令 | 第48页 |
| ·其他操作指令 | 第48-49页 |
| ·指令码表 | 第49-54页 |
| 第五章 仿真验证 | 第54-62页 |
| ·功能验证 | 第54-55页 |
| ·端口CARR按键输出波形 | 第54-55页 |
| ·指令验证 | 第55-60页 |
| ·指令Ar操作波形 | 第55-56页 |
| ·指令BL p,a操作波形 | 第56-57页 |
| ·指令DEY操作 | 第57页 |
| ·指令RT操作波形 | 第57-58页 |
| ·指令SEA n操作波形 | 第58-59页 |
| ·指令TABP p操作波形 | 第59-60页 |
| ·逻辑综合和实体验证 | 第60-62页 |
| 第六章 结束语 | 第62-63页 |
| 参考文献 | 第63-64页 |
| 作者简介 | 第64页 |
