| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 引言 | 第8-10页 |
| 1 研究背景 | 第10-20页 |
| 1．1 存储区域网络与系统区域网络 | 第10-11页 |
| 1．2 基于SAN的协议 | 第11-17页 |
| 1．2．1 光纤通路—Fibre Channel | 第12-14页 |
| 1．2．2 吉比特以太网—Gigabit Ethernet | 第14-15页 |
| 1．2．3 无限带宽—InfiniBand | 第15-17页 |
| 1．3 协议的实现—由“软”转“硬” | 第17-18页 |
| 1．4 研究内容 | 第18-20页 |
| 2 高速连接协议的设计 | 第20-39页 |
| 2．1 概述 | 第20-21页 |
| 2．2 网络拓扑结构 | 第21-23页 |
| 2．3 物理介质无关层 | 第23-28页 |
| 2．3．1 8b／10b数据编码 | 第23-26页 |
| 2．3．2 原语 | 第26-28页 |
| 2．4 数据链路层 | 第28-34页 |
| 2．4．1 编址与并行传输 | 第28-29页 |
| 2．4．2 数据帧 | 第29-31页 |
| 2．4．3 差错处理 | 第31-33页 |
| 2．4．4 流量控制 | 第33页 |
| 2．4．5 上层接口 | 第33-34页 |
| 2．5 数据传输过程 | 第34-39页 |
| 2．5．1 链路初始化 | 第34-36页 |
| 2．5．2 发送与接收数据 | 第36-39页 |
| 3 高速连接协议的实现 | 第39-58页 |
| 3．1 开发环境 | 第39-42页 |
| 3．1．1 Xilinx Virtex-Ⅱ Pro系列产品 | 第39-40页 |
| 3．1．2 ISE开发流程 | 第40-42页 |
| 3．2 DDR网络接口卡结构 | 第42-43页 |
| 3．3 用RocketIO~(TM) MGT辅助实现连接协议 | 第43-45页 |
| 3．4 发送和接收逻辑的实现 | 第45-54页 |
| 3．4．1 发送状态机的实现 | 第46-49页 |
| 3．4．2 发送逻辑的数据通路 | 第49-51页 |
| 3．4．3 发送控制微程序 | 第51-52页 |
| 3．4．4 接收逻辑的实现 | 第52-54页 |
| 3．5 缓冲区状态寄存器读写控制逻辑的实现 | 第54-58页 |
| 4 验证与分析 | 第58-65页 |
| 4．1 连接协议的验证 | 第58-61页 |
| 4．1．1 功能与时序仿真 | 第58-60页 |
| 4．1．2 实际测试 | 第60-61页 |
| 4．2 连接协议的分析 | 第61-65页 |
| 4．2．1 链路性能 | 第61-62页 |
| 4．2．2 实现相关的FPGA资源与功耗问题 | 第62-65页 |
| 结论 | 第65-67页 |
| 参考文献 | 第67-70页 |
