| 摘要 | 第1-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第6-10页 |
| §1.1 引言 | 第6页 |
| §1.2 课题背景 | 第6-8页 |
| §1.3 论文的研究内容及难点 | 第8-9页 |
| §1.4 论文组织 | 第9-10页 |
| 第二章 相关背景知识 | 第10-29页 |
| §2.1 IPV6协议及IPV6路由器体系结构介绍 | 第10-14页 |
| §2.2 IPSEC协议介绍 | 第14-22页 |
| §2.3 开弦SSⅫ系列密码芯片介绍 | 第22-28页 |
| §2.4 本章小结 | 第28-29页 |
| 第三章 安全模块总体结构设计 | 第29-34页 |
| §3.1 安全模块在IPV6路由器中的位置 | 第29页 |
| §3.2 安全模块总体结构 | 第29-31页 |
| §3.3 安全模块工作流程 | 第31-33页 |
| §3.4 本章小结 | 第33-34页 |
| 第四章 SPD和SAD设计方案 | 第34-39页 |
| §4.1 SPD和SAD的硬件结构 | 第34-37页 |
| §4.2 SPD和SAD数据格式设置 | 第37-38页 |
| §4.3 本章小结 | 第38-39页 |
| 第五章 输出/输入处理控制单元设计与实现 | 第39-56页 |
| §5.1 输出处理控制单元设计与实现 | 第39-52页 |
| §5.1.1 RocketIO模块实现方案 | 第40-42页 |
| §5.1.2 34位转66位模块实现方案 | 第42-43页 |
| §5.1.3 加密输入模块实现方案 | 第43-50页 |
| §5.1.4 加密输出模块实现方案 | 第50-51页 |
| §5.1.5 66位转34位模块实现方案 | 第51-52页 |
| §5.2 输入处理控制单元设计与实现 | 第52-55页 |
| §5.2.1 解密输入模块实现方案 | 第52-54页 |
| §5.2.2 解密输出模块实现方案 | 第54-55页 |
| §5.3 本章小结 | 第55-56页 |
| 第六章 安全模块性能分析 | 第56-60页 |
| §6.1 有效性分析 | 第56-58页 |
| §6.2 可靠性分析 | 第58-59页 |
| §6.3 本章小结 | 第59-60页 |
| 结束语 | 第60-61页 |
| 致谢 | 第61-62页 |
| 参考文献 | 第62-63页 |
| 作者在攻读硕士学位期间发表的论文 | 第63-64页 |
| 附录1 CAM+SRAM级联75K62100输出时序 | 第64-65页 |
| 附录2 SSⅫ-B-01密码芯片性能测试数据 | 第65-66页 |
| 附录3 英文缩略语 | 第66页 |