基于嵌入式系统的E1/Etnernet适配器的设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 1 概述 | 第8-16页 |
| 1．1 课题意义和背景 | 第8-9页 |
| 1．2 嵌入式系统发展及其在本系统中的应用 | 第9-10页 |
| 1．3 系统硬件框架及结构简介 | 第10-16页 |
| 2 系统E1 线路接口单元 | 第16-24页 |
| 2．1 E1 接口电气物理规范 | 第16-17页 |
| 2．2 HDB3 码 | 第17-19页 |
| 2．3 E1 帧结构 | 第19-20页 |
| 2．4 线路过压过流保护 | 第20-24页 |
| 3 系统底层的FPGA 设计与实现 | 第24-37页 |
| 3．1 FPGA 开发技术 | 第24-28页 |
| 3．2 FPGA 中的FIFO 设计 | 第28-31页 |
| 3．3 E1 线路同步机制的实现 | 第31-34页 |
| 3．4 信令、数据的提取与分插 | 第34-37页 |
| 4 系统E1 侧数据链路层功能及其设计实现 | 第37-44页 |
| 4．1 数据的成帧与拆帧 | 第37-38页 |
| 4．2 E1 链路的建立与状态监控 | 第38-40页 |
| 4．3 CRC 校验 | 第40-44页 |
| 5 系统以太网部分功能设计与实现 | 第44-57页 |
| 5．1 系统网络平台的硬件设计 | 第44-54页 |
| 5．2 系统传输层协议 | 第54-55页 |
| 5．3 数据的收发与路由 | 第55-57页 |
| 6 系统硬件电路板的调试 | 第57-65页 |
| 6．1 原理图的绘制和电路板的制作 | 第57-60页 |
| 6．2 模块硬件电路的调试 | 第60-63页 |
| 6．3 硬件调试中的问题及其分析 | 第63-65页 |
| 7 总结与展望 | 第65-67页 |
| 7．1 全文总结 | 第65页 |
| 7．2 研究展望 | 第65-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-71页 |
| 附录 攻读硕士期间参与的科研项目以及发表的论文 | 第71页 |
