| 第1章 绪论 | 第1-13页 |
| 1．1 前向纠错编码技术在卫星通信中的应用 | 第8-10页 |
| 1．2 Viterbi译码器的发展概况 | 第10-12页 |
| 1．3 本文研究的主要任务 | 第12-13页 |
| 第2章 卷积编码与Viterbi译码算法 | 第13-24页 |
| 2．1 卷积编码 | 第13-14页 |
| 2．2 Viterbi译码 | 第14-21页 |
| 2．2．1 Viterbi译码算法的基本原理 | 第14-19页 |
| 2．2．2 Viterbi译码器的实现 | 第19-21页 |
| 2．3 删余卷积码 | 第21-23页 |
| 2．4 本章小结 | 第23-24页 |
| 第3章 高速Viterbi译码算法的进展 | 第24-36页 |
| 3．1 SST型Viterbi译码算法 | 第24-27页 |
| 3．2 分段寻迹译码算法 | 第27-28页 |
| 3．3 打破ACSU瓶颈的并行Viterbi译码算法 | 第28-35页 |
| 3．3．1 比特层并行结构 | 第29-31页 |
| 3．3．2 字层的并行结构 | 第31-33页 |
| 3．3．3 算法层并行结构 | 第33-35页 |
| 3．4 本章小结 | 第35-36页 |
| 第4章 高速卷积码编码器和Viterbi译码器的实现 | 第36-58页 |
| 4．1 基于VHDL的卷积码编码器和Viterbi译码器设计 | 第36-46页 |
| 4．1．1 (2，1，7)卷积码编码器的实现 | 第37-38页 |
| 4．1．2 (2，1，7)卷积码Viterbi译码器的实现 | 第38-46页 |
| 4．2 单路3／4删余码编码器和Viterbi译码器的实现 | 第46-50页 |
| 4．2．1 单路3／4删余码编码器的实现 | 第46-47页 |
| 4．2．2 单路3／4删余码Viterbi译码器的实现 | 第47-50页 |
| 4．3 高速3／4删余码编码器和Viterbi译码器的实现 | 第50-53页 |
| 4．3．1 高速3／4删余码编码器的实现 | 第50-52页 |
| 4．3．2 高速3／4删余码Viterbi译码器的实现 | 第52-53页 |
| 4．4 性能测试结果 | 第53-56页 |
| 4．5 本章小结 | 第56-58页 |
| 结论 | 第58-59页 |
| 参考文献 | 第59-62页 |
| 攻读硕士学位期间发表的论文 | 第62-63页 |
| 致谢 | 第63-65页 |
| 附录A 编译码器设计电路图 | 第65-73页 |
