全景摄像机硬件系统设计与开发
| 摘要 | 第1-6页 |
| Abstract | 第6-11页 |
| 第1章 绪论 | 第11-21页 |
| ·引言 | 第11-12页 |
| ·全景技术的发展及研究现状 | 第12-17页 |
| ·全景技术的应用及研究 | 第12-13页 |
| ·全景采集实现方法的研究现状 | 第13-17页 |
| ·全景摄像机硬件系统研究现状 | 第17-19页 |
| ·全景摄像机硬件系统的现状及不足 | 第17-18页 |
| ·本课题的设计意义 | 第18-19页 |
| ·本文主要工作 | 第19-21页 |
| 第2章 全景摄像机硬件系统需求分析 | 第21-41页 |
| ·引言 | 第21页 |
| ·全景摄像机系统平台构成 | 第21-24页 |
| ·机械系统 | 第21-22页 |
| ·软件系统 | 第22-23页 |
| ·硬件系统 | 第23-24页 |
| ·全景摄像机硬件系统构成 | 第24-36页 |
| ·图像/视频采集 | 第24-30页 |
| ·多路图像视频信息缓存 | 第30-34页 |
| ·图像信息整合及预处理 | 第34-35页 |
| ·信息传输 | 第35-36页 |
| ·系统的可靠性及抗干扰设计 | 第36-39页 |
| ·干扰产生及解决方法 | 第36-37页 |
| ·印刷电路板的抗干扰设计 | 第37-39页 |
| ·软件抗干扰措施 | 第39页 |
| ·本章小结 | 第39-41页 |
| 第3章 全景摄像机硬件系统设计 | 第41-65页 |
| ·引言 | 第41页 |
| ·硬件系统的结构框图 | 第41-42页 |
| ·基于FPGA的数据接收及整合单元设计 | 第42-50页 |
| ·FPGA芯片选择 | 第42-43页 |
| ·FPGA最小测试单元 | 第43-46页 |
| ·相机输出数据与FPGA模块接口设计 | 第46-50页 |
| ·相机与FPGA的I~2C接口 | 第50页 |
| ·基于DSP的数据压缩模块设计 | 第50-60页 |
| ·TMS320DM642芯片硬件资源 | 第50-52页 |
| ·DSP的最小系统设计 | 第52-55页 |
| ·SDRAM存储器扩展 | 第55-57页 |
| ·FPGA和DSP通信接口 | 第57-60页 |
| ·数据传输设计 | 第60页 |
| ·电源系统设计 | 第60-63页 |
| ·系统电源设计 | 第60-62页 |
| ·系统复位电路设计 | 第62-63页 |
| ·PCB板设计 | 第63-64页 |
| ·本章小结 | 第64-65页 |
| 第4章 底层软件的设计与开发 | 第65-89页 |
| ·引言 | 第65页 |
| ·Quartus Ⅱ编译环境及硬件描述语言介绍 | 第65-67页 |
| ·编程环境Quartus Ⅱ介绍 | 第65-66页 |
| ·VHDL硬件描述语言 | 第66-67页 |
| ·数据整合单元软件设计模块划分 | 第67-68页 |
| ·I~2C控制器设计 | 第68-77页 |
| ·I~2C控制器设计原理 | 第68-70页 |
| ·I~2C控制器系统设计 | 第70-72页 |
| ·模块设计实现 | 第72-77页 |
| ·乒乓操作模块 | 第77-80页 |
| ·乒乓操作模块划分 | 第77页 |
| ·缓存模块设计 | 第77-79页 |
| ·输入选择模块设计 | 第79页 |
| ·输出选择模块设计 | 第79-80页 |
| ·数据格式处理模块 | 第80-82页 |
| ·色度空间的转换 | 第80-82页 |
| ·数据格式处理的FPGA实现 | 第82页 |
| ·FPGA部分顶层文件设计 | 第82-83页 |
| ·DM642底层主程序开发 | 第83-88页 |
| ·编程环境CCS3.1简介 | 第84-85页 |
| ·TMS320 DM642主程序设计 | 第85-87页 |
| ·TMS320DM642扩展SDRAM数据读写 | 第87-88页 |
| ·本章小结 | 第88-89页 |
| 第5章 总结与展望 | 第89-91页 |
| 参考文献 | 第91-95页 |
| 致谢 | 第95页 |
