基于VLSI的运动估计算法结构的研究和设计
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-15页 |
| ·引言 | 第9-13页 |
| ·研究背景 | 第9页 |
| ·视频压缩技术介绍 | 第9-13页 |
| ·研究方向 | 第13页 |
| ·本文研究对象和内容安排 | 第13-15页 |
| ·研究对象 | 第13-14页 |
| ·内容安排 | 第14-15页 |
| 第2章 运动估计及经典算法 | 第15-28页 |
| ·块匹配技术概述 | 第15页 |
| ·运动估计的过程和标准 | 第15-16页 |
| ·块匹配运动估计的参数和指标 | 第16-19页 |
| ·分块大小 | 第16-17页 |
| ·匹配准则 | 第17-18页 |
| ·搜索范围的确定 | 第18页 |
| ·估计精度 | 第18-19页 |
| ·经典块匹配运动估计算法介绍和性能分析 | 第19-27页 |
| ·全搜索算法(FS) | 第19-20页 |
| ·三步搜索法（TSS） | 第20-22页 |
| ·四步搜索法（FSS） | 第22-23页 |
| ·对数搜索法（TDL） | 第23-24页 |
| ·钻石搜索法（DS） | 第24-26页 |
| ·经典运动估计算法的性能分析 | 第26-27页 |
| ·本章小节 | 第27-28页 |
| 第3章 运动估计的硬件结构 | 第28-39页 |
| ·全搜索算法的硬件结构 | 第28-37页 |
| ·经典的1-D 脉动结构 | 第30-32页 |
| ·AB1 类型的 1-D 脉动结构 | 第32-33页 |
| ·AS2 类型的 2-D 脉动结构 | 第33-35页 |
| ·AB2 类型的 2-D 脉动结构 | 第35-36页 |
| ·几种1-D，2-D 脉动结构分析 | 第36页 |
| ·树形结构 | 第36-37页 |
| ·快速搜索算法硬件结构 | 第37-38页 |
| ·本章小结 | 第38-39页 |
| 第4章 低IO 带宽高性能运动估计硬件结构 | 第39-48页 |
| ·设计流程和设计方法 | 第39-42页 |
| ·设计流程 | 第39-41页 |
| ·设计方法 | 第41-42页 |
| ·运动估计算法和相应指标 | 第42页 |
| ·相邻块的数据交叠 | 第42-43页 |
| ·具体结构设计 | 第43-47页 |
| ·整体结构 | 第43-44页 |
| ·2-D 脉动阵列结构和流程 | 第44-47页 |
| ·本章小节 | 第47-48页 |
| 第5章 FPGA 器件和开发工具 | 第48-58页 |
| ·FPGA 结构和特点 | 第48-51页 |
| ·EDA 技术和数字系统的设计概念 | 第51-54页 |
| ·EDA 技术和发展 | 第51-53页 |
| ·自顶向下的设计技术 | 第53-54页 |
| ·数字系统的开发过程 | 第54页 |
| ·VERILOG HDL 硬件描述语言 | 第54-56页 |
| ·Verilog HDL 简介 | 第55页 |
| ·Verilog HDL 与VHDL 的比较 | 第55-56页 |
| ·开发工具 | 第56-57页 |
| ·Quartus II | 第56-57页 |
| ·Modelsim 简介 | 第57页 |
| ·本章小节 | 第57-58页 |
| 第6章 运动估计模块的仿真和分析 | 第58-68页 |
| ·运动估计的模块划分 | 第58-59页 |
| ·存储单元功能模块 | 第59-61页 |
| ·PE 的地址生成模块 | 第61-62页 |
| ·PE 运算模块 | 第62-64页 |
| ·比较运算模块 | 第64页 |
| ·整体控制模块 | 第64-65页 |
| ·测试和分析 | 第65-67页 |
| ·本章小节 | 第67-68页 |
| 第7章 总结 | 第68-70页 |
| 参考文献 | 第70-73页 |
| 致谢 | 第73-74页 |
| 攻读学位期间发表的学术论文与取得的其他研究成果 | 第74页 |
