| 摘要 | 第1-6页 |
| ABSTRACT | 第6-12页 |
| 第1章 绪论 | 第12-21页 |
| ·研究背景及意义 | 第12-13页 |
| ·AES 算法研究现状分析 | 第13-16页 |
| ·AES 算法国内研究现状 | 第13-14页 |
| ·AES 算法国外研究现状 | 第14-16页 |
| ·AES 算法实现技术介绍 | 第16-19页 |
| ·软件实现 | 第17页 |
| ·硬件实现 | 第17-19页 |
| ·论文的主要研究工作 | 第19页 |
| ·本文结构 | 第19-21页 |
| 第2章 AES 算法研究 | 第21-33页 |
| ·引言 | 第21页 |
| ·AES 算法的数学基础 | 第21-23页 |
| ·有限域和有限域上的多项式 | 第21-22页 |
| ·有限域上的运算 | 第22-23页 |
| ·分组密码的工作模式 | 第23-24页 |
| ·AES 算法设计准则 | 第24-25页 |
| ·安全性准则 | 第24页 |
| ·效率性准则 | 第24页 |
| ·易实现准则 | 第24-25页 |
| ·AES 算法结构研究 | 第25-32页 |
| ·AES 算法加密过程 | 第25-29页 |
| ·AES 算法解密过程 | 第29-31页 |
| ·AES 算法密钥扩展 | 第31-32页 |
| ·本章小结 | 第32-33页 |
| 第3章 CYCLONEII 器件与QUARTUSII 开发环境 | 第33-41页 |
| ·CYCLONEII 器件简介 | 第33-37页 |
| ·器件特性 | 第33-34页 |
| ·器件配置 | 第34-35页 |
| ·DE2 平台 | 第35-37页 |
| ·QUARTUSII 集成开发环境 | 第37-40页 |
| ·QuarusII 简介 | 第37-38页 |
| ·QuartusII 设计流程 | 第38-40页 |
| ·本章小结 | 第40-41页 |
| 第4章 AES 算法优化和设计 | 第41-55页 |
| ·AES 算法运算优化研究 | 第41-43页 |
| ·字节替换的优化 | 第41-42页 |
| ·列混合变换优化 | 第42-43页 |
| ·密钥扩展的优化 | 第43页 |
| ·运算优化的AES 算法 | 第43页 |
| ·AES 算法结构优化研究 | 第43-48页 |
| ·流水线技术 | 第43-45页 |
| ·完全流水线结构 | 第45-46页 |
| ·循环迭代结构 | 第46-47页 |
| ·混合流水线的优化结构 | 第47-48页 |
| ·AES 算法的FPGA 设计 | 第48-54页 |
| ·AES 算法FPGA 设计的系统结构 | 第48-49页 |
| ·加、解密单元的结构设计 | 第49-52页 |
| ·密钥扩展单元结构设计 | 第52页 |
| ·控制模块的设计 | 第52-54页 |
| ·本章小结 | 第54-55页 |
| 第5章 系统的仿真验证 | 第55-65页 |
| ·仿真和仿真工具MODELSIM 6.0 | 第55-57页 |
| ·仿真研究 | 第55-56页 |
| ·软硬件协同仿真 | 第56页 |
| ·提高仿真效率 | 第56-57页 |
| ·仿真工具ModelSim 6.0 | 第57页 |
| ·AES 加/解密系统设计的仿真验证 | 第57-64页 |
| ·系统的功能仿真 | 第58-61页 |
| ·系统的时序仿真 | 第61-63页 |
| ·系统的器件资源利用分析 | 第63页 |
| ·系统性能评价 | 第63-64页 |
| ·本章小结 | 第64-65页 |
| 结论 | 第65-66页 |
| 参考文献 | 第66-70页 |
| 攻读学位期间发表的学术论文 | 第70-71页 |
| 致谢 | 第71-72页 |
| 附录 | 第72-73页 |