| 致谢 | 第5-6页 |
| 摘要 | 第6-7页 |
| Abstract | 第7页 |
| 第一章 绪论 | 第10-24页 |
| 1.1 传统晶体管按比例缩小的必要性 | 第10-12页 |
| 1.2 传统晶体管缩减中遭遇的挑战 | 第12-16页 |
| 1.2.1 CMOS场效应管的物理参数极限 | 第13-14页 |
| 1.2.2 CMOS场效应管的制造工艺极限 | 第14-15页 |
| 1.2.3 短沟道效应(SCE) | 第15-16页 |
| 1.3 传统晶体管缩减的解决方案 | 第16-20页 |
| 1.3.1 新材料工艺 | 第16-18页 |
| 1.3.2 新器件结构 | 第18-20页 |
| 1.4 FinFET的简介与应用电路 | 第20-22页 |
| 1.5 本文主要研究工作以及内容安排 | 第22-24页 |
| 第二章 FinFET的仿真以及SRAM单元介绍 | 第24-39页 |
| 2.1 FinFET的结构模型介绍 | 第24页 |
| 2.2 FinFET结构与相关性能研究 | 第24-28页 |
| 2.2.1 FinFET结构参数对漏电流的影响 | 第24-25页 |
| 2.2.2 FinFET的模型仿真 | 第25-28页 |
| 2.3 静态随机存储器的介绍 | 第28-33页 |
| 2.3.1 存储器的分类 | 第28-29页 |
| 2.3.2 随机存储器(SRAM) | 第29-30页 |
| 2.3.3 传统6T SRAM单元介绍 | 第30-32页 |
| 2.3.4 传统6T SRAM读写操作仿真 | 第32-33页 |
| 2.4 二值SRAM单元电路 | 第33-36页 |
| 2.4.1 7T SRAM单元电路 | 第33-34页 |
| 2.4.2 基于传输门的8T SRAM单元电路 | 第34-35页 |
| 2.4.3 单位线9T SRAM单元电路 | 第35页 |
| 2.4.4 基于施密特触发器的10T SRAM单元电路 | 第35-36页 |
| 2.5 三值SRAM单元电路 | 第36-39页 |
| 2.5.1 具有传输门的10T三值SRAM单元电路 | 第36-37页 |
| 2.5.2 隔离型11T三值SRAM单元电路 | 第37-39页 |
| 第三章 SRAM单元性能分析和仿真结果比较 | 第39-75页 |
| 3.1 写裕度仿真 | 第40-49页 |
| 3.2 读写速度仿真 | 第49-53页 |
| 3.3 SRAM单元的静态噪声容限 | 第53-65页 |
| 3.3.1 反相器定义法 | 第54页 |
| 3.3.2 -1斜率点定义法 | 第54-55页 |
| 3.3.3 最大正方形定义法 | 第55-57页 |
| 3.3.4 SRAM单元电路中的SNM仿真 | 第57-65页 |
| 3.4 晶体管中的漏电流 | 第65-69页 |
| 3.5 功耗仿真 | 第69-74页 |
| 3.6 本章小结 | 第74-75页 |
| 第四章 新型三值SRAM单元结构 | 第75-91页 |
| 4.1 新型三值SRAM写裕度仿真 | 第76-80页 |
| 4.2 新型三值SRAM读写速度仿真 | 第80-83页 |
| 4.2.1 读延迟仿真 | 第80-82页 |
| 4.2.2 写延迟仿真 | 第82-83页 |
| 4.3 新型三值SRAM静态噪声容限仿真 | 第83-86页 |
| 4.3.1 保持噪声容限仿真 | 第83-84页 |
| 4.3.2 读噪声容限仿真 | 第84-86页 |
| 4.4 新型11T FinFET三值SRAM漏电流仿真 | 第86-87页 |
| 4.5 新型11T FinFET三值SRAM功耗仿真 | 第87-90页 |
| 4.5.1 读功耗仿真 | 第87-89页 |
| 4.5.2 写功耗仿真 | 第89-90页 |
| 4.6 本章小结 | 第90-91页 |
| 第五章 结论和展望 | 第91-93页 |
| 5.1 工作总结 | 第91页 |
| 5.2 工作展望 | 第91-93页 |
| 参考文献 | 第93-96页 |
| 作者简介 | 第96页 |
