| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 符号对照表 | 第12-13页 |
| 缩略语对照表 | 第13-17页 |
| 第一章 绪论 | 第17-25页 |
| 1.1 无线体域网 | 第17-19页 |
| 1.1.1 无线体域网介绍 | 第17-18页 |
| 1.1.2 高效率、低功耗和全集成研究 | 第18-19页 |
| 1.2 开关电容DC-DC转换器概述 | 第19-20页 |
| 1.3 开关电容DC-DC转换器的国内外研究现状 | 第20-23页 |
| 1.4 论文的主要内容和章节安排 | 第23-25页 |
| 第二章 开关电容DC-DC转换器基础理论 | 第25-41页 |
| 2.1 开关电容DC-DC转换器等效模型 | 第25-27页 |
| 2.2 开关电容阵列介绍 | 第27-31页 |
| 2.2.1 常见开关电容阵列 | 第28-29页 |
| 2.2.2 递归型开关电容阵列 | 第29-31页 |
| 2.3 开关电容DC-DC转换器调制方式介绍 | 第31-36页 |
| 2.3.1 功率飞电容调制 | 第31-32页 |
| 2.3.2 开关频率调制 | 第32-33页 |
| 2.3.3 开关功率管宽度调制 | 第33-34页 |
| 2.3.4 输出电压纹波调制 | 第34-36页 |
| 2.4 数字LDO | 第36-40页 |
| 2.4.1 数字LDO介绍 | 第36-37页 |
| 2.4.2 数字LDO设计关键技术介绍 | 第37-40页 |
| 2.5 本章小节 | 第40-41页 |
| 第三章 高效双模降压型开关电容DC-DC转换器 | 第41-67页 |
| 3.1 高效双模式降压型开关电容DC-DC转换器整体结构设计 | 第41-42页 |
| 3.2 可重构开关电容阵列 | 第42-46页 |
| 3.2.1 开关电容阵列 | 第42-44页 |
| 3.2.2 开关电容阵列电路设计 | 第44-45页 |
| 3.2.3 自适应变压比选择电路设计 | 第45-46页 |
| 3.3 PFM模式 | 第46-55页 |
| 3.3.1 PFM调制原理与整体结构设计 | 第46-47页 |
| 3.3.2 开关电容阵列小信号分析 | 第47-50页 |
| 3.3.3 PFM系统环路稳定性分析 | 第50-52页 |
| 3.3.4 PFM控制电路设计 | 第52-55页 |
| 3.4 Burst模式 | 第55-56页 |
| 3.4.1 Burst调制原理与整体结构设计 | 第55页 |
| 3.4.2 Burst控制电路设计 | 第55-56页 |
| 3.5 自适应开关功率管宽度调制设计 | 第56-58页 |
| 3.5.1 自适应开关功率管宽度调制原理 | 第56-57页 |
| 3.5.2 自适应开关功率管宽度调制电路设计 | 第57-58页 |
| 3.6 基准电路设计 | 第58-59页 |
| 3.7 开关电容DC-DC转换器性能分析 | 第59-61页 |
| 3.8 数字LDO | 第61-66页 |
| 3.8.2 数字LDO整体结构设计 | 第62-63页 |
| 3.8.3 数字LDO电路设计 | 第63-66页 |
| 3.9 本章小节 | 第66-67页 |
| 第四章 降压型开关电容DC-DC转换系统仿真与测试 | 第67-81页 |
| 4.1 开关电容DC-DC转换器芯片验证和测试 | 第67-76页 |
| 4.1.1 开关电容DC-DC转换器版图与PCB设计 | 第67-69页 |
| 4.1.2 部分单元电路测试 | 第69-72页 |
| 4.1.3 开关电容DC-DC转换器启动测试 | 第72页 |
| 4.1.4 PFM性能测试 | 第72-73页 |
| 4.1.5 Burst模式性能测试 | 第73-74页 |
| 4.1.6 双模式切换测试 | 第74-75页 |
| 4.1.7 转换器效率测试 | 第75-76页 |
| 4.1.8 开关电容DC-DC转换器性能对比 | 第76页 |
| 4.2 数字LDO版图实现与仿真 | 第76-78页 |
| 4.2.1 数字LDO版图设计 | 第76-77页 |
| 4.2.2 数字LDO启动仿真 | 第77页 |
| 4.2.3 负载跳变仿真 | 第77-78页 |
| 4.3 整体仿真 | 第78-79页 |
| 4.4 本章小节 | 第79-81页 |
| 第五章 结论与展望 | 第81-83页 |
| 参考文献 | 第83-87页 |
| 致谢 | 第87-89页 |
| 作者简介 | 第89-90页 |
