| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第1章 绪论 | 第9-15页 |
| 1.1 课题研究背景及意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-13页 |
| 1.2.1 国外研究现状 | 第10-11页 |
| 1.2.2 国内研究现状 | 第11-13页 |
| 1.3 本论文主要研究内容 | 第13-15页 |
| 第2章 系统整体硬件方案设计 | 第15-29页 |
| 2.1 嵌入式高速视觉采集系统方案设计 | 第15-17页 |
| 2.2 主要器件选型及硬件电路研制 | 第17-28页 |
| 2.2.1 FPGA的选型及外围电路设计 | 第17-20页 |
| 2.2.2 ARM处理器的选型及外围电路设计 | 第20-23页 |
| 2.2.3 FPGA与ARM通信接口的电路设计 | 第23-24页 |
| 2.2.4 高速相机的选择及其传输接口电路的设计 | 第24-26页 |
| 2.2.5 系统供电方案设计 | 第26-28页 |
| 2.3 本章小结 | 第28-29页 |
| 第3章 FPGA接口与硬件加速算法设计 | 第29-50页 |
| 3.1 FPGA各接口模块的逻辑设计 | 第29-36页 |
| 3.1.1 FPGA图像采集接口模块的设计 | 第29-33页 |
| 3.1.2 图像实时压缩存储与VGA显示接口的设计 | 第33-35页 |
| 3.1.3 FPGA与ARM通信接口的设计 | 第35-36页 |
| 3.2 目标点特征提取硬件加速算法的设计 | 第36-44页 |
| 3.2.1 目标点特征提取算法原理 | 第36页 |
| 3.2.2 目标点特征提取算法的硬件加速模型 | 第36-39页 |
| 3.2.3 连通域标记及特征值融合模块 | 第39-42页 |
| 3.2.4 基于连通域标记结果的标签特征值处理单元阵列 | 第42-44页 |
| 3.3 FPGA逻辑设计的仿真及验证 | 第44-48页 |
| 3.3.1 FPGA数据输入输出内容的仿真与验证 | 第44-46页 |
| 3.3.2 算法模块功能的仿真验证 | 第46-48页 |
| 3.4 本章小结 | 第48-50页 |
| 第4章 系统软件设计 | 第50-61页 |
| 4.1 AM335X在Linux系统下GPMC总线的驱动设计 | 第50-55页 |
| 4.1.1 AM335x处理器GPMC总线接口的配置 | 第50-53页 |
| 4.1.2 GPMC总线驱动在Linux下的开发 | 第53-55页 |
| 4.2 ARM与上位机基于TCP的网络通信设计 | 第55-59页 |
| 4.2.1 AM335x应用程序设计 | 第55-57页 |
| 4.2.2 上位机应用程序设计 | 第57-59页 |
| 4.3 本章小结 | 第59-61页 |
| 第5章 系统实验及验证 | 第61-74页 |
| 5.1 系统实验环境搭建 | 第61-63页 |
| 5.2 系统提取目标点特征的速度实验 | 第63-69页 |
| 5.2.1 系统各环节耗时分析 | 第63-66页 |
| 5.2.2 系统提取目标点特征的最高帧频实验 | 第66-67页 |
| 5.2.3 系统提取目标点特征的动态测量 | 第67-69页 |
| 5.3 系统提取目标点特征的稳定性实验 | 第69-71页 |
| 5.3.1 系统提取单个目标点特征的稳定性实验 | 第69-70页 |
| 5.3.2 系统提取多个目标点特征的稳定性实验 | 第70-71页 |
| 5.4 系统提取目标点特征的性能分析 | 第71-72页 |
| 5.5 本章小结 | 第72-74页 |
| 结论 | 第74-76页 |
| 参考文献 | 第76-79页 |
| 附录 嵌入式系统电路板PCB | 第79-81页 |
| 致谢 | 第81页 |
