摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
第一章 绪论 | 第11-17页 |
1.1 研究背景 | 第11-12页 |
1.2 国内外发展动态 | 第12-15页 |
1.2.1 PXI总线多通道数字化仪 | 第12-13页 |
1.2.2 多速率数字信号处理及数字解调 | 第13-15页 |
1.3 承担的主要工作及研究内容 | 第15-16页 |
1.4 论文结构安排 | 第16-17页 |
第二章 双通道数字化仪原理与方案设计 | 第17-24页 |
2.1 数字化仪总体功能及技术指标 | 第17-18页 |
2.2 数字化仪总体硬件方案 | 第18页 |
2.3 中频及基带信号处理模块方案设计 | 第18-23页 |
2.3.1 中频及基带信号处理模块总体方案设计 | 第18-19页 |
2.3.2 中频及基带信号处理模块关键技术及设计方案 | 第19-23页 |
2.4 本章小结 | 第23-24页 |
第三章 双通道模数转换及数字接.电路设计 | 第24-32页 |
3.1 双通道模数转换及数字接.电路设计 | 第24-27页 |
3.1.1 采样理论与中频选取 | 第24-25页 |
3.1.2 基于AD9642的模数转换电路设计 | 第25-27页 |
3.2 ADC与FPGA数字接.电路设计 | 第27-31页 |
3.2.1 数据时钟自动同步电路设计 | 第27-29页 |
3.2.2 消除直流的数字陷波器设计 | 第29-31页 |
3.3 本章小结 | 第31-32页 |
第四章 多档位数字下变频及动态范围补偿电路研究 | 第32-64页 |
4.1 双通道多档位数字下变频的方案设计 | 第32-34页 |
4.2 数字混频理论和数字混频单元设计 | 第34-40页 |
4.2.1 数字混频及正交分解理论 | 第34-36页 |
4.2.2 数字混频单元电路设计及性能分析 | 第36-40页 |
4.3 多速率数字信号处理研究 | 第40-47页 |
4.3.1 整数倍抽取及其多项结构 | 第40-42页 |
4.3.2 小数倍抽取 | 第42-44页 |
4.3.3 双通道数字化仪中的变采样率结构设计 | 第44-47页 |
4.4 小数倍多级抽取滤波器的设计与实现 | 第47-57页 |
4.4.1 CIC抽取及插值滤波器的设计与实现 | 第47-50页 |
4.4.2 CIC幅频特性补偿滤波器设计与实现 | 第50-53页 |
4.4.3 HB滤波器的设计与实现 | 第53-54页 |
4.4.4 整形滤波器的设计与实现 | 第54-57页 |
4.5 动态范围补偿电路设计与实现 | 第57-63页 |
4.5.1 截断及有限字长的影响分析 | 第58页 |
4.5.2 动态范围补偿电路工作原理和方案设计 | 第58-62页 |
4.5.3 动态范围补偿电路的实现及测试 | 第62-63页 |
4.6 本章小结 | 第63-64页 |
第五章 基带I/Q信号数字解调研究与硬件实现 | 第64-77页 |
5.1 基带I/Q信号数字解调算法方案设计 | 第64-65页 |
5.2 基带I/Q信号数字解调电路设计 | 第65-76页 |
5.2.1 重采样理论研究 | 第65-66页 |
5.2.2 重采样插值滤波器设计与实现 | 第66-68页 |
5.2.3 Gardner同步误差检测电路设计 | 第68-70页 |
5.2.4 数控振荡器设计 | 第70-72页 |
5.2.5 变增益环路滤波器设计 | 第72-76页 |
5.3 本章小结 | 第76-77页 |
第六章 设计优化与系统测试 | 第77-93页 |
6.1 设计优化 | 第77-81页 |
6.1.1 算法硬件实现的设计优化 | 第77-78页 |
6.1.2 速度优化策略 | 第78-79页 |
6.1.3 面积优化策略 | 第79-80页 |
6.1.4 功耗优化策略 | 第80-81页 |
6.2 系统测试 | 第81-92页 |
6.2.1 测试方法 | 第81-82页 |
6.2.2 模数转换及数字接.电路测试 | 第82-84页 |
6.2.3 数字下变频器测试 | 第84-87页 |
6.2.4 数字解调电路测试 | 第87-90页 |
6.2.5 系统集成测试 | 第90-92页 |
6.3 本章小结 | 第92-93页 |
第七章 总结与展望 | 第93-94页 |
7.1 工作总结 | 第93页 |
7.2 工作展望 | 第93-94页 |
致谢 | 第94-95页 |
参考文献 | 第95-98页 |