摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
第一章 绪论 | 第11-16页 |
1.1 信号发生技术概述 | 第11-12页 |
1.1.1 频率合成技术的发展概况 | 第11-12页 |
1.1.2 频率合成技术的主要指标 | 第12页 |
1.2 研究工作的背景与意义 | 第12-13页 |
1.3 本论文的主要工作 | 第13-14页 |
1.4 论文框架安排 | 第14-16页 |
第二章 频率合成技术基础理论 | 第16-32页 |
2.1 直接数字频率合成技术 | 第16-20页 |
2.1.1 DDS的基本工作原理 | 第16页 |
2.1.2 DDS的特点 | 第16-17页 |
2.1.3 DDS的频谱分析 | 第17-20页 |
2.1.3.1 理想DDS的输出频谱 | 第17-18页 |
2.1.3.2 实际DDS的输出频谱 | 第18-20页 |
2.2 锁相技术 | 第20-28页 |
2.2.1 锁相环路的基本工作原理 | 第20-25页 |
2.2.1.1 鉴相器 | 第20-21页 |
2.2.1.2 环路滤波器 | 第21-25页 |
2.2.1.3 压控振荡器 | 第25页 |
2.2.2 锁相环的稳定性分析 | 第25-26页 |
2.2.3 锁相环的相位噪声分析 | 第26-27页 |
2.2.4 锁相环的相位噪声计算 | 第27-28页 |
2.3 PLL+DDS频率合成常用方案 | 第28-30页 |
2.3.1 DDS激励PLL的频率合成方案 | 第28页 |
2.3.2 环内插入混频器DDS+PLL的频率合成方案 | 第28-29页 |
2.3.3 环外插入混频器DDS+PLL的频率合成电路 | 第29-30页 |
2.4 本课题的频率合成方案 | 第30-31页 |
2.5 本章小结 | 第31-32页 |
第三章X波段频率发生器的设计 | 第32-64页 |
3.1 系统的指标要求 | 第32页 |
3.2 系统的方案设计与论证 | 第32-36页 |
3.2.1 系统方案的原理框图 | 第32-33页 |
3.2.2 系统方案的可行性论证 | 第33-34页 |
3.2.3 主要器件的选择 | 第34-36页 |
3.3 点频源设计 | 第36-44页 |
3.3.1 晶振的主要指标 | 第36-37页 |
3.3.2 低通滤波器设计 | 第37-39页 |
3.3.3 倍频器设计 | 第39-41页 |
3.3.4 点频源放大链路设计 | 第41-42页 |
3.3.5 耦合器设计 | 第42-44页 |
3.4 参考源设计 | 第44-47页 |
3.4.1 DDS外围电路的设计 | 第44-45页 |
3.4.2 单片机对DDS的控制过程 | 第45-46页 |
3.4.3 DDS后级滤波器设计 | 第46-47页 |
3.5 锁相环路设计 | 第47-62页 |
3.5.1 锁相环外围电路设计 | 第48-49页 |
3.5.2 环路滤波器设计 | 第49-50页 |
3.5.3 单片机对PLL的控制 | 第50-51页 |
3.5.4 X波段VCO设计 | 第51-56页 |
3.5.4.1 压控振荡器设计 | 第51-53页 |
3.5.4.2 缓冲放大器设计 | 第53-56页 |
3.5.5 取样混频器设计 | 第56-58页 |
3.5.6 中频放大链路设计 | 第58页 |
3.5.7 X波段功率耦合器设计 | 第58-60页 |
3.5.8 X波段带通滤波器设计 | 第60-62页 |
3.6 系统电磁兼容设计 | 第62-63页 |
3.7 本章小结 | 第63-64页 |
第四章 频率发生器的电路测试及结果分析 | 第64-78页 |
4.1 频率发生器的测试与分析 | 第64-77页 |
4.1.1 点频源电路的测试与分析 | 第65-66页 |
4.1.2 参考源电路的测试与分析 | 第66-69页 |
4.1.2.1 参考源的杂散测试 | 第66-68页 |
4.1.2.2 参考源的相位噪声测试 | 第68-69页 |
4.1.3 取样混频电路的测试与分析 | 第69-71页 |
4.1.4 锁相环路测试与分析 | 第71-77页 |
4.1.4.1 锁相环路的杂散测试 | 第72-74页 |
4.1.4.2 锁相环路的相位噪声测试 | 第74-77页 |
4.2 本章小结 | 第77-78页 |
第五章 结论 | 第78-79页 |
5.1 全文总结 | 第78页 |
5.2 后续工作展望 | 第78-79页 |
致谢 | 第79-80页 |
参考文献 | 第80-83页 |
附录:部分源程序代码 | 第83-86页 |