基于FPGA的计算机组成与结构实验系统的设计与实现
| 论文摘要 | 第1-7页 |
| ABSTRACT | 第7-10页 |
| 第一章 引言 | 第10-14页 |
| ·研究背景 | 第10-11页 |
| ·实验改革对高职教育的意义 | 第11-12页 |
| ·本论文研究目标与组织结构 | 第12-14页 |
| 第二章 基于FPGA的开发技术 | 第14-21页 |
| ·FPGA技术 | 第14-19页 |
| ·概述 | 第14-15页 |
| ·FPGA的开发设计流程 | 第15-17页 |
| ·实验平台及开发工具 | 第17-19页 |
| ·Altera Quartus Ⅱ | 第19-21页 |
| 第三章 计算机组成实验项目的设计与实现 | 第21-41页 |
| ·计算机组成实验的总体设计 | 第21-23页 |
| ·计算机组成及各部件工作原理 | 第21-22页 |
| ·计算机组成实验的总体构思 | 第22-23页 |
| ·32位通用寄存器组的设计与实现 | 第23-26页 |
| ·32位寄存器的设计与实现 | 第23-25页 |
| ·通用寄存器组的设计与实现 | 第25-26页 |
| ·控制器模块的设计与实现 | 第26-33页 |
| ·程序计数器模块 | 第27-28页 |
| ·指令译码器模块 | 第28-30页 |
| ·操作控制模块 | 第30-32页 |
| ·时钟模块 | 第32-33页 |
| ·加法器实验的设计与实现 | 第33-41页 |
| ·加法器实验原理 | 第34-35页 |
| ·串行进位加法器 | 第35-38页 |
| ·并行进位加法器 | 第38-39页 |
| ·并行进位加法器和串行进位加法器性能分析 | 第39-41页 |
| 第四章 流水线CPU的设计与实现 | 第41-58页 |
| ·流水线实验概述 | 第41-42页 |
| ·流水线的基本概念 | 第41-42页 |
| ·流水线实验设计思想 | 第42页 |
| ·基本功能CPU实验设计与实现 | 第42-50页 |
| ·IF模块 | 第42-44页 |
| ·ID模块 | 第44-45页 |
| ·EXE模块 | 第45-46页 |
| ·MEM模块和WB模块 | 第46页 |
| ·基本功能CPU的实现 | 第46-50页 |
| ·五段流水线实验设计与实现 | 第50-54页 |
| ·流水线实现 | 第50-54页 |
| ·流水线CPU与基本功能CPU的性能比较 | 第54页 |
| ·流水线相关冲突的解决措施 | 第54-58页 |
| 第五章 总结与展望 | 第58-59页 |
| ·总结 | 第58页 |
| ·展望 | 第58-59页 |
| 参考文献 | 第59-61页 |
| 致谢 | 第61-62页 |
| 附录 | 第62页 |
