| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章:引言 | 第7-23页 |
| ·超大规模集成电路的芯片加工 | 第7-10页 |
| ·等离子体干法刻蚀技术 | 第10-16页 |
| ·基本概念和模型 | 第10-13页 |
| ·在半导体工业中的应用 | 第13-16页 |
| ·低介电常数绝缘材料(low-k material) | 第16-23页 |
| ·使用低介电常数材料的目的 | 第16-21页 |
| ·降低绝缘材料介电常数的方法 | 第21-23页 |
| 第二章:低介电常数绝缘材料的等离子体干法刻蚀工艺研究 | 第23-34页 |
| ·Low-k绝缘材料的基本组成 | 第23-24页 |
| ·刻蚀工艺的主要问题及其形成机理 | 第24页 |
| ·等离子体干法刻蚀的工艺优化 | 第24-34页 |
| ·气体的选择 | 第24-29页 |
| ·压力与射频频率的影响 | 第29-31页 |
| ·射频功率的影响 | 第31-32页 |
| ·聚合体副产物的记忆效应 | 第32-34页 |
| 第三章:等离子体干法刻蚀low-k材料在双大马士革沟槽Cu工艺中的应用研究 | 第34-57页 |
| ·Cu的双层大马士革工艺 | 第34-39页 |
| ·自对准双大马士革工艺 | 第35-36页 |
| ·沟槽刻蚀优先双大马士革工艺 | 第36-37页 |
| ·通孔刻蚀优先双大马士革工艺 | 第37页 |
| ·无中间层的双大马士革工艺 | 第37-39页 |
| ·40nm沟槽刻蚀的薄膜结构与工艺要求 | 第39-41页 |
| ·40nm沟槽刻蚀存在的问题和初步解决方案 | 第41-43页 |
| ·40nm沟槽的刻蚀工艺试验 | 第43-55页 |
| ·小结 | 第55-57页 |
| 第四章:总结 | 第57-58页 |
| 参考文献 | 第58-59页 |
| 致谢 | 第59-60页 |
