基于FPGA弹载雷达信号处理机系统设计与开发
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 课题背景及意义 | 第15页 |
| 1.2 研究现状及发展趋势 | 第15-16页 |
| 1.3 论文内容安排 | 第16-19页 |
| 第二章 信号处理机系统设计 | 第19-31页 |
| 2.1 引言 | 第19页 |
| 2.2 系统总体设计 | 第19-23页 |
| 2.2.1 工作体制与发射波形 | 第19-20页 |
| 2.2.2 信号处理流程 | 第20-23页 |
| 2.3 系统硬件平台设计 | 第23-29页 |
| 2.3.1 硬件平台设计方案 | 第24-26页 |
| 2.3.2 信号处理机任务划分 | 第26-27页 |
| 2.3.3 FPGA分系统设计 | 第27-29页 |
| 2.4 本章总结 | 第29-31页 |
| 第三章 雷达信号处理基础 | 第31-51页 |
| 3.1 引言 | 第31页 |
| 3.2 数字下变频 | 第31-35页 |
| 3.3 脉冲压缩 | 第35-38页 |
| 3.4 脉冲积累与合成 | 第38-42页 |
| 3.4.1 脉冲积累 | 第38-40页 |
| 3.4.2 脉冲合成 | 第40-42页 |
| 3.5 一维距离成像 | 第42-46页 |
| 3.5.1 步进频率信号的参数设计 | 第42-43页 |
| 3.5.2 冗余的产生 | 第43-45页 |
| 3.5.3 目标抽取算法 | 第45-46页 |
| 3.6 恒虚警检测算法 | 第46-50页 |
| 3.6.1 脉冲多普勒体制下雷达恒虚警检测 | 第46-49页 |
| 3.6.2 步进频率体制下恒虚警检测 | 第49-50页 |
| 3.7 本章小结 | 第50-51页 |
| 第四章 信号处理算法硬件实现 | 第51-71页 |
| 4.1 引言 | 第51页 |
| 4.2 硬件设计基础 | 第51-53页 |
| 4.3 FPGA外部通信模块 | 第53-57页 |
| 4.4 数字下变频模块 | 第57-60页 |
| 4.5 脉冲压缩模块 | 第60-62页 |
| 4.6 脉冲积累和脉冲合成模块 | 第62-64页 |
| 4.7 一维距离成像模块 | 第64-66页 |
| 4.8 恒虚警检测模块 | 第66-69页 |
| 4.8.1 脉冲多普勒体制下恒虚警检测 | 第66-67页 |
| 4.8.2 步进频率体制下恒虚警检测 | 第67-69页 |
| 4.9 本章小结 | 第69-71页 |
| 第五章 FPGA系统测试验证 | 第71-81页 |
| 5.1 引言 | 第71页 |
| 5.2 系统测试验证方案 | 第71-72页 |
| 5.3 系统仿真测试 | 第72-79页 |
| 5.3.1 通信模块测试 | 第72-73页 |
| 5.3.2 前端仿真测试 | 第73-75页 |
| 5.3.3 后端仿真测试 | 第75-79页 |
| 5.4 本章小结 | 第79-81页 |
| 第六章 总结与展望 | 第81-83页 |
| 6.1 总结 | 第81页 |
| 6.2 展望 | 第81-83页 |
| 参考文献 | 第83-85页 |
| 致谢 | 第85-87页 |
| 作者简介 | 第87页 |
