| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第1章 绪论 | 第9-15页 |
| 1.1 引言 | 第9页 |
| 1.2 数据加密算法理论发展现状 | 第9-13页 |
| 1.2.1 加密算法体制的分类 | 第9-10页 |
| 1.2.2 对称密码体制的加密算法 | 第10-11页 |
| 1.2.3 非对称密码体制的加密算法 | 第11-13页 |
| 1.3 数据加密算法技术研究发展方向 | 第13页 |
| 1.4 论文的主要内容和章节安排 | 第13-15页 |
| 第2章 数据加密算法软件仿真 | 第15-42页 |
| 2.1 引言 | 第15-16页 |
| 2.2 分组加密算法相关准备知识 | 第16-18页 |
| 2.2.1 分组密码的工作模式 | 第16-18页 |
| 2.3 常见分组加密算法软件仿真与分析 | 第18-41页 |
| 2.3.1 DES加密算法原理及仿真 | 第18-24页 |
| 2.3.2 3DES加密算法原理及仿真 | 第24-26页 |
| 2.3.3 SMS4加密算法原理及仿真 | 第26-30页 |
| 2.3.4 AES加密算法原理及仿真 | 第30-41页 |
| 2.4 分组加密算法性能比较 | 第41-42页 |
| 第3章 基于FPGA的数据加密算法技术研究 | 第42-60页 |
| 3.1 引言 | 第42页 |
| 3.2 基于FPGA的AES加密算法结构设计 | 第42-58页 |
| 3.2.1 基于FPGA的AES加密算法模块总体结构设计 | 第42-43页 |
| 3.2.2 FPGA中存储相关IP核使用介绍 | 第43-47页 |
| 3.2.3 密钥扩展模块的自定义接口设计 | 第47-49页 |
| 3.2.4 加、解密模块的自定义接口设计 | 第49-52页 |
| 3.2.5 密钥扩展模块内部设计要点 | 第52-53页 |
| 3.2.6 加密模块内部结构设计要点 | 第53-54页 |
| 3.2.7 解密模块内部结构设计要点 | 第54页 |
| 3.2.8 加密算法顶层模块设计要点 | 第54-57页 |
| 3.2.9 解密算法顶层模块设计要点 | 第57-58页 |
| 3.3 基于FPGA实现AES加、解密算法关键点及创新点 | 第58-60页 |
| 第4章 仿真测试与性能分析 | 第60-66页 |
| 4.1 搭建仿真环境 | 第60页 |
| 4.2 程序编写与仿真调试 | 第60-62页 |
| 4.2.1 AES加、解密程序整体结构 | 第60-61页 |
| 4.2.2 测试文件编写 | 第61-62页 |
| 4.3 仿真结果演示 | 第62-64页 |
| 4.4 仿真总结 | 第64-66页 |
| 总结 | 第66-68页 |
| 参考文献 | 第68-71页 |
| 攻读学位期间发表论文与研究成果清单 | 第71-72页 |
| 致谢 | 第72页 |