基于FPGA的PCIE网络加密卡设计
| 中文摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第1章 绪论 | 第9-14页 |
| 1.1 课题研究的背景和意义 | 第9-10页 |
| 1.2 国内外研究现状和发展趋势 | 第10-13页 |
| 1.3 本论文的内容及结构安排 | 第13-14页 |
| 第2章 理论基础 | 第14-29页 |
| 2.1 PCIE总线协议 | 第14-21页 |
| 2.1.1 PCIE层次结构 | 第14-16页 |
| 2.1.2 PCIE事务机制 | 第16-20页 |
| 2.1.3 PCIE配置空间 | 第20-21页 |
| 2.2 TCP/IP协议栈 | 第21-28页 |
| 2.2.1 TCP/IP网络协议体系 | 第21-23页 |
| 2.2.2 IP协议 | 第23-25页 |
| 2.2.3 ARP协议 | 第25-26页 |
| 2.2.4 UDP协议 | 第26-27页 |
| 2.2.5 以太网协议 | 第27-28页 |
| 2.3 本章小结 | 第28-29页 |
| 第3章 网络加密卡的系统功能设计 | 第29-41页 |
| 3.1 网络加密卡的硬件结构设计 | 第29-30页 |
| 3.2 FPGA内部功能模块设计 | 第30-40页 |
| 3.2.1 整体结构设计 | 第30-31页 |
| 3.2.2 PCIE控制器设计 | 第31-34页 |
| 3.2.3 主控制器设计 | 第34-36页 |
| 3.2.4 TCP/IP协议模块设计 | 第36-38页 |
| 3.2.5 以太网控制器设计 | 第38-40页 |
| 3.3 本章小结 | 第40-41页 |
| 第4章 网络加密卡的系统功能实现 | 第41-80页 |
| 4.1 芯片选型 | 第41-46页 |
| 4.2 硬件开发环境 | 第46-50页 |
| 4.2.1 硬件开发平台 | 第46-47页 |
| 4.2.2 硬件编程语言 | 第47页 |
| 4.2.3 调试工具 | 第47-50页 |
| 4.3 PCIE控制器实现 | 第50-55页 |
| 4.3.1 PCIE IP核的调用 | 第50-53页 |
| 4.3.2 PIO模块 | 第53-55页 |
| 4.4 主控制器实现 | 第55-57页 |
| 4.5 TCP/IP协议模块实现 | 第57-69页 |
| 4.5.1 UDP收发模块 | 第57-61页 |
| 4.5.2 IP收发模块 | 第61-66页 |
| 4.5.3 ARP模块 | 第66-68页 |
| 4.5.4 发送仲裁模块 | 第68-69页 |
| 4.6 以太网控制器实现 | 第69-71页 |
| 4.7 系统调试 | 第71-79页 |
| 4.7.1 Vivado编程 | 第71-73页 |
| 4.7.2 系统分支模块调试 | 第73-76页 |
| 4.7.3 板级调试 | 第76-79页 |
| 4.8 本章小结 | 第79-80页 |
| 结论 | 第80-82页 |
| 参考文献 | 第82-87页 |
| 致谢 | 第87-88页 |
| 攻读硕士学位期间发表的学术论文 | 第88-89页 |
| 攻读硕士学位期间参加的科研项目 | 第89-90页 |
| 攻读硕士学位期间取得的科研成果 | 第90页 |
