S波段频率合成器的研制
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-14页 |
| ·频率合成技术概述 | 第9页 |
| ·频率合成主要技术指标 | 第9-10页 |
| ·频率合成的主要方法 | 第10-12页 |
| ·直接频率合成（DS） | 第10页 |
| ·锁相频率合成 | 第10-11页 |
| ·直接数字合成技术 | 第11页 |
| ·混合频率合成技术 | 第11-12页 |
| ·当今频率合成技术的发展水平 | 第12页 |
| ·本文主要工作 | 第12-14页 |
| 第二章 锁相环频率合成 | 第14-25页 |
| ·锁相环的基本原理和相位模型 | 第14-20页 |
| ·锁相环的基本原理 | 第14-17页 |
| ·锁相环的相位分析 | 第17-20页 |
| ·锁相环的主要特性分析 | 第20-25页 |
| ·锁相环的跟踪性能分析 | 第20-21页 |
| ·锁相环的捕获性能分析 | 第21-22页 |
| ·捕获过程 | 第21页 |
| ·捕获时间 | 第21-22页 |
| ·锁相环的噪声性能分析 | 第22-25页 |
| ·锁相环的相位噪声模型 | 第22-23页 |
| ·锁相环相位噪声的综合考虑以及最佳环路带宽的选择 | 第23-25页 |
| 第三章 DDS 频率合成 | 第25-32页 |
| ·DDS 的基本原理和特点 | 第25-27页 |
| ·DDS 的基本原理 | 第25-26页 |
| ·DDS 的特点 | 第26-27页 |
| ·DDS 的结构 | 第27-29页 |
| ·相位累加器 | 第27-28页 |
| ·正弦查询表ROM | 第28-29页 |
| ·数模转换器 DAC | 第29页 |
| ·DDS 的频谱分析 | 第29-32页 |
| ·DDS 的理想频谱分析 | 第29-30页 |
| ·DDS 产生杂散的主要原因 | 第30-32页 |
| 第四章 DDS+PLL 频率合成 | 第32-35页 |
| ·DDS+PLL 频率合成技术综述 | 第32页 |
| ·常见的DDS+PLL 频率合成方案 | 第32-35页 |
| ·DDS 做参考的PLL 频率合成器 | 第32-33页 |
| ·PLL 内插DDS 的频率合成器 | 第33-34页 |
| ·PLL 和DDS 环外混频的频率合成器 | 第34-35页 |
| 第五章 S 波段频率源设计 | 第35-60页 |
| ·S 波段频率源指标要求 | 第35-36页 |
| ·频率源总体设计及方案论证 | 第36-40页 |
| ·总体方案设计 | 第36-37页 |
| ·方案的可行性论证 | 第37-40页 |
| ·系统相噪指标论证 | 第37-38页 |
| ·系统杂散指标论证 | 第38-40页 |
| ·关键器件的选择 | 第40-43页 |
| ·锁相环芯片的选择 | 第40-41页 |
| ·DDS 芯片的选择 | 第41-42页 |
| ·VCO 的选择 | 第42-43页 |
| ·S 波段频率源模块设计 | 第43-60页 |
| ·锁相环设计 | 第43-50页 |
| ·锁相环的结构 | 第43-45页 |
| ·环路滤波器设计 | 第45-47页 |
| ·锁相环芯片的设置 | 第47页 |
| ·锁相环的仿真 | 第47-49页 |
| ·锁相环电路设计 | 第49-50页 |
| ·DDS 的设计 | 第50-51页 |
| ·控制电路设计 | 第51-52页 |
| ·系统无源电路的设计 | 第52-55页 |
| ·100MHz 三功分器设计 | 第52-54页 |
| ·DDS 后级滤波器设计 | 第54-55页 |
| ·电磁兼容设计 | 第55-57页 |
| ·接地 | 第55-56页 |
| ·去耦 | 第56页 |
| ·屏蔽 | 第56-57页 |
| ·S 波段频率源的整体电路图 | 第57-58页 |
| ·Ｓ波段频率源实物 | 第58-60页 |
| 第六章 频率源调试和结果分析 | 第60-71页 |
| ·调试电路的注意事项 | 第60页 |
| ·锁相环调试及输出频谱 | 第60-63页 |
| ·DDS 和滤波器调试及输出频谱 | 第63-64页 |
| ·系统测试结果及分析 | 第64-71页 |
| 结论 | 第71-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-75页 |
| 攻硕期间取得的研究成果 | 第75-76页 |
