| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 课题的研究背景与意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-12页 |
| 1.3 研究内容与设计指标 | 第12-13页 |
| 1.3.1 研究内容 | 第12页 |
| 1.3.2 设计指标 | 第12-13页 |
| 1.4 论文的结构安排 | 第13-15页 |
| 第二章 多通道数据存储的关键技术 | 第15-27页 |
| 2.1 SDRAM工作原理 | 第15-18页 |
| 2.2 SDRAM控制器 | 第18-19页 |
| 2.3 仲裁方案 | 第19-22页 |
| 2.3.1 FCFS调度 | 第19-20页 |
| 2.3.2 优先级调度 | 第20-21页 |
| 2.3.3 公平调度 | 第21-22页 |
| 2.3.4 WRR调度 | 第22页 |
| 2.4 多通道数据存储典型设计方法 | 第22-25页 |
| 2.4.1 乒乓操作 | 第22-23页 |
| 2.4.2 串并转换 | 第23-24页 |
| 2.4.3 异步时钟域的数据同步 | 第24-25页 |
| 2.5 存储系统的评价指标及其影响因素 | 第25-26页 |
| 2.6 本章小结 | 第26-27页 |
| 第三章 基于WRR的缓存控制调度设计 | 第27-45页 |
| 3.1 双通道数据传输问题 | 第27-32页 |
| 3.1.1 SDRAM非数据传输问题 | 第27-30页 |
| 3.1.2 模块间数据异步问题 | 第30-32页 |
| 3.2 异步FIFO缓存解决方案 | 第32-42页 |
| 3.2.1 WRR缓存控制调度优化 | 第32-38页 |
| 3.2.2 异步FIFO深度优化 | 第38-42页 |
| 3.3 仿真验证 | 第42-43页 |
| 3.4 本章小结 | 第43-45页 |
| 第四章 双通道SDRAM存储控制模块的设计与实现 | 第45-61页 |
| 4.1 SDRAM存储控制模块总体方案设计 | 第45-46页 |
| 4.2 时钟分配与同步设计 | 第46页 |
| 4.3 数据接收接口设计 | 第46-55页 |
| 4.3.1 异步FIFO设计 | 第47-52页 |
| 4.3.2 WRR对异步FIFO控制的设计 | 第52-55页 |
| 4.4 SDRAM控制器的设计 | 第55-57页 |
| 4.5 DMA的设计 | 第57页 |
| 4.6 存储控制模块的实现 | 第57-59页 |
| 4.7 本章小结 | 第59-61页 |
| 第五章 双通道SDRAM存储控制模块的FPGA验证 | 第61-71页 |
| 5.1 双通道SDRAM存储控制模块的FPGA验证平台 | 第61-63页 |
| 5.2 验证结果及分析 | 第63-70页 |
| 5.2.1 线性数据验证 | 第63-66页 |
| 5.2.2 正弦信号验证 | 第66-70页 |
| 5.3 本章小结 | 第70-71页 |
| 第六章 总结与展望 | 第71-73页 |
| 6.1 总结 | 第71页 |
| 6.2 展望 | 第71-73页 |
| 参考文献 | 第73-77页 |
| 致谢 | 第77-79页 |
| 攻读硕士学位期间发表的论文 | 第79页 |